M62320GP
8位I / O扩展的I
2
C总线
REJ03D0909-0100
Rev.1.00
2008年3月25日
描述
该M62320GP是一个CMOS 8位I / O扩展器，它具有串行到并行和并行到串行数据变换
功能。
它可以通过很少的布线由于采用了两行我与一个微控制器进行通信
2
C总线。
并行数据I / O端子可以在各个位设置为输入或输出模式交替。
最多8个芯片可以被连接到一个总线使用3芯片选择引脚，使得它能够处理多达64位
数据。
特点
简单的两线（SCL和SDA ）与微控制器通信。
通过我的串行和并行之间的8位数据转换
2
C总线。
内置上电复位。
应用
I / O端口扩展微控制器。
串行和并行微控制器外设之间的数据转换。
框图
CS0
16
CS1
15
片选
SCL
2
CS2
14
SDA 3
I
2
C总线
收发器
输出数据
8
输出数据
LATCH
8
移位寄存器
输入/输出
8
1 SO
8
输入数据
LATCH
8
输入数据
I / O设置
数据锁存器
8
V
DD
13
GND 8
POWER- ON
RESET
I / O端口
12
D7
11
D6
10
D5
9
D4
7
D3
6
D2
5
D1
4
D0
REJ03D0909-0100 Rev.1.00 2008年3月25日
分页： 10 1
M62320GP
管脚配置
M62320GP
SO
SCL
SDA
D0
D1
D2
D3
GND
1
2
3
4
5
6
7
8
（ TOP VIEW ）
概要： PRSP0016JA -A （ 16P2Z -A ）
16 CS0
15 CS1
14 CS2
13 V
DD
12 D7
11 D6
10 D5
9
D4
引脚说明
PIN号
2
3
1
16
15
14
4
5
6
7
9
10
11
12
13
8
引脚名称
SCL
SDA
SO
CS0
CS1
CS2
D0
D1
D2
D3
D4
D5
D6
D7
V
DD
GND
I / O
输入
输入/输出
产量
输入
串行时钟输入
串行数据输入/输出
串行数据输出
片选输入数据
功能
输入/输出
并行数据输入/输出
—
—
电源
GND
REJ03D0909-0100 Rev.1.00 2008年3月25日
第10 2
M62320GP
绝对最大额定值
项
电源电压
输入电压
输出电压
输出电流"Low"
输出电流"High"
功耗
工作温度
储存温度
符号
V
DD
V
l
V
O
I
OH
I
OL
Pd
TOPR
TSTG
评级
-0.3到+7.0
-0.3到V
DD
+ 0.3
-0.3到V
DD
+ 0.3
-5-0
0-30
761
-20至+85
-40到+125
单位
V
V
V
mA
mA
mW
°C
°C
条件
D0到D7
D0到D7
TA = 25°C
推荐工作条件
电源电压：
输入高电压：
输入电压低：
V
DD
= 3V到5.5V
V
IH
= 0.7 V
DD
到V
DD
V
IL
= 0 0.2 V
DD
电气特性
(V
DD
= 5 V
±
的10％ ，GND = 0V ，钽= -20至+ 85 ℃，除非另有说明）
项
短路电流
符号
I
DD
民
—
—
输入漏电流
输出低电压
（SDA）
输入高电压
输入低电压
输出高电压
（ D0 D7）的
输出低电压
（ D0 D7）的
输出电流"Low"
（ D0 D7）的
I
ILK
V
OL
V
IH
V
IL
V
OH
V
OL
I
OL
–10
—
0.7 V
DD
—
V
DD
– 0.4
V
DD
– 0.4
0
0
5
2.5
15
5
范围
典型值
0.05
0.1
—
—
—
—
—
—
—
—
10
5
25
10
最大
0.5
1.0
10
0.4
V
DD
0.2 V
DD
V
DD
V
DD
0.4
0.4
—
—
—
—
单位
mA
μA
μA
V
V
V
V
V
mA
条件
V
IH
= V
DD
, V
IL
= GND ，
f
SCL
= 400千赫
V
IH
= V
DD
, V
IL
= GND ，
f
SCL
停止
ISINK = 3毫安
I
OH
= -1毫安，V
DD
= 5 V
I
OH
= –500
μA,
V
DD
= 3 V
I
OL
= 5毫安， V
DD
= 5 V
I
OL
= 2.5毫安， V
DD
= 3 V
V
OL
= 0.4 V, V
DD
= 5 V
V
OL
= 0.4 V, V
DD
= 3 V
V
OL
= 1.0 V, V
DD
= 5 V
V
OL
= 1.0 V, V
DD
= 3 V
REJ03D0909-0100 Rev.1.00 2008年3月25日
第10 3
M62320GP
I
2
C总线特性
范围
项
SCL时钟频率
免费时间：总线必须是自由的前一个新的传输开始
保持时间启动条件
在此期间后，第一个时钟脉冲。
时钟的低周期
高周期的时钟的
建立时间起始条件
仅与重复启动条件
数据保持时间
数据建立时间
上升SDA和SCL信号的时间
落在SDA和SCL信号的时间
建立时间为停止条件
注意：
符号
f
SCL
t
BUF
t
高清： STA
t
低
t
高
t
SU ： STA
t
高清： DAT
t
苏： DAT
t
R
t
F
t
苏： STO
民
0
4.7
4.0
4.7
4.0
4.7
0
250
—
—
4.0
最大
100
—
—
—
—
—
—
—
1000
300
—
单位
千赫
μs
μs
μs
μs
μs
μs
ns
ns
ns
μs
发射器必须在内部提供至少保持时间弥合未定义区域（ 300 ns最大值）的坠落
SCL的边缘。
时序图
t
R
, t
F
t
BUF
V
IH
SDA
V
IL
t
高清： STA
t
苏： DAT
t
高清： DAT
t
SU ： STA
t
苏： STO
V
IH
SCL
V
IL
t
低
t
高
开始
开始
停止
开始
REJ03D0909-0100 Rev.1.00 2008年3月25日
第10 4
M62320GP
功能模块
I
2
C总线接口
在我
2
C总线接口识别启动/停止的条件下，从机地址和读/写模式选择通过接受
SDA，SCL ， CS0， CS1和CS2的信号，然后将锁存脉冲，专用于每个数据锁存器中生成。
数据锁存器
此集成电路有3种类型的数据的锁存器：将I / O设置数据锁存器中，输入数据锁存，并输出数据锁存器，每个锁存器
由I控制
2
C总线接口。
I / O设置数据锁存器
这些锁存器设置输入 - 或每个并行数据终端（ D0 D7）的输出状态。它们被设置在后的下一个字节
接收来自主写模式从机地址字节。在此情况下，锁存器被设置为高时，数据是
从我调
2
C总线接口为并行数据终端。在相反的传输：从并行
数据终端到我
2
C总线，它被设置为低。
输出数据锁存器
在写入模式下，从I数据
2
I2C总线上的并行数据终端被锁定。当主机发送
在写入模式下的设定后的输出数据，输出数据被取入锁存器。
输入数据锁存器
在读出模式下，并行数据终端的数据被锁存在输入数据锁存器。输入数据被取入
插销从SCL时钟的每8个下降沿并行数据终端。锁存的数据被输出到
通过筛电阻的主人。由I / O设置锁存器分配的输出端，所述输入数据锁存
取输出端子的状态。
并行输入/输出端口
的情况下的I / O设置锁存器被设置为低（输入模式）中，各并联终端变为高阻抗，并且能够
接受输入。在另一种情况下的I / O设置锁存器被设置为高（输出模式）中，各并联终端输出一个数据
根据输出数据锁存器的状态。
上电复位
当电源接通时，每个锁存器复位，然后将该并行数据I / O端子成为高阻抗（输入模式） 。
REJ03D0909-0100 Rev.1.00 2008年3月25日
第10个5
QQ：2880707522 复制
