【我们所有的客户关于文件中提到的名字，如三菱的变化电气和三菱XX ，瑞萨科技公司日立和三菱电机的半导体】,IC型号M5M5V5636GP-13I,M5M5V5636GP-13I PDF资料,M5M5V5636GP-13I经销商,ic,电子元器件-51电子网

我们所有的客户

关于文件中提到的名字，如三菱的变化

电气和三菱XX ，瑞萨科技公司

日立和三菱电机的半导体业务转移到瑞萨

科技公司4月1日2003年这些操作包括微机，逻辑，模拟

和分立器件和存储器芯片比DRAM （闪速存储器，静态存储器等）等

因此，虽然三菱电机，三菱电机株式会社，三菱

半导体及其他三菱品牌名称提到的文件中，这些名称

已在事实上，所有被更改为瑞萨科技公司感谢您的理解。

除了我们的企业商标，标识和公司声明，没有改变任何已经

到文档中的内容作出，而这些变化不构成任何改动的

文件本身的内容。

注：三菱电机将继续高频&光学器件的业务运营

与功率器件。

瑞萨科技公司

客户服务部

2003年4月1日

1月31日

2003

Rev.0.1

三菱的LSI

初步

注意：这不是最终规范。

有些参数的限制有可能发生变化。

M5M5V5636GP -16I ， 13I

18874368 - BIT （ 524288 - WORD 36 - BIT ）网络SRAM

描述

该M5M5V5636GP是一个家庭的18M比特同步SRAM

36位组织为524288字。它被设计为消除

转死总线周期时，公交车周围的读取

和写入，或写入和读取。三菱的SRAM是

制造具有高性能，低功耗CMOS技术，

提供更高的可靠性。 M5M5V5636GP工作电压为3.3V

电源/ 2.5VI / O电源或3.3V单电源供电，并

3.3V CMOS兼容。

应用

需要高带宽的高端网络产品，如

交换机和路由器

功能

同步电路，允许精确的周期控制

通过一个上升沿时钟跳变触发。

同步信号包括：所有的地址，所有的数据输入，

所有的芯片启用（＃ E1 ，E2 ， E3 ＃），地址前进/加载（ ADV ），

时钟使能（ CKE ＃），字节写使能（ BWA ＃， BWB ＃， BWC ＃，

BWD ＃）和读/写（ W＃）。写操作被控制

这四个字节写使能（ BWA ＃ - ＃ BWD ）和读/写（ W＃）

输入。所有的写操作都带有片上同步进行

自定时写电路。

异步输入包括输出使能（G ＃），时钟（ CLK ）

贪睡和使能（ ZZ ）。 ZZ引脚的高输入放

SRAM在掉电state.The线性突发顺序（ LBO ＃）是

直流操作引脚。 LBO ＃引脚将允许任一选择

交错爆裂，或线性爆裂。

所有的读，写和取消的周期是由ADV启动

低输入。随后一阵地址可以是内部

产生的ADV高电平输入的控制。

特点

支持工业级温度范围

完全注册的输入和输出的流水线操作

快速的时钟频率： 167 MHz和133MHz的

快速存取时间： 3.8 ns到4.2ns

单3.3V -5 ％至+ 5 ％电源V

独立的V

DDQ

为3.3V或2.5V的I / O

单个字节写入（ BWA ＃ - ＃ BWD ）控件，可以绑

低

单读/写控制引脚（ W＃）

CKE ＃引脚，使时钟和暂停运营

内部自定时，寄存器的输出省去了

控制G＃

贪睡模式（ ZZ ）用于掉电

线性或交错突发模式

三个芯片使简单的深度扩张

包

100PIN TQFP

PART NAME表

部件名称

ACCESS

周期

工作电流

（ MAX 。）

待机电流

（ MAX 。）

M5M5V5636GP - 16I

M5M5V5636GP - 13I

3.8ns

4.2ns

6.0ns

7.5ns

380mA

350mA

30mA

1/17

初步

M5M5V5636GPI REV.0.1

三菱的LSI

M5M5V5636GP -16I ， 13I

18874368 - BIT （ 524288 - WORD 36 - BIT ）网络SRAM

引脚配置（顶视图）

100PIN TQFP

DQPb

DQB

VDDQ

VSSQ

DQB

VSSQ

VDDQ

DQB

VSS

MCH

VDD

DQA

VDDQ

VSSQ

DQA

VSSQ

VDDQ

DQA

DQPa

A9 81

A8 82

A17 83

A18 84

ADV 85

G# 86

CKE ＃ 87

W# 88

CLK 89

VSS 90

VDD 91

E3# 92

BWA ＃ 93

BWB ＃ 94

BWC ＃ 95

BWD ＃ 96

E2 97

E1# 98

A7 99

A6 100

M5M5V5636GP

A10

A11

A12

A13

A14

A15

A16

VDD

VSS

LBO ＃

注1 。 MCH意味着"Must连接High" 。 MCH应连接到高电压。

2/17

初步

M5M5V5636GPI REV.0.1

DQPc

DQC

VDDQ

VSSQ

DQC

VSSQ

VDDQ

DQC

MCH

VDD

MCH

VSS

DQD

VDDQ

VSSQ

DQD

VSSQ

VDDQ

DQD

DQPd

三菱的LSI

M5M5V5636GP -16I ， 13I

18874368 - BIT （ 524288 - WORD 36 - BIT ）网络SRAM

框图

DDQ

A2~18

地址

线性/

交错

BURST

计数器

A0'

A1'

LBO ＃

CLK

CKE ＃

写地址

REGISTER1

写地址

REGISTER2

ADV

BWA ＃

BWB ＃

BWC ＃

BWD ＃

BYTE1

写

DRIVERS

输出寄存器

BYTE2

写

DRIVERS

BYTE3

写

DRIVERS

BYTE4

写

DRIVERS

256Kx36

输出缓冲器

和

数据一致性

控制逻辑

内存

ARRAY

输入

REGISTER1

输入

REGISTER0

E1#

E3#

读

逻辑

注2 。框图不包括边界扫描逻辑。

注3 。方框图显示了简化设备操作。见真值表，引脚功能

和时序图的详细信息。

3/17

初步

M5M5V5636GPI REV.0.1

输出选择

写入注册表

DQA

DQPa

DQB

DQPb

DQC

DQPc

DQD

DQPd

三菱的LSI

M5M5V5636GP -16I ， 13I

18874368 - BIT （ 524288 - WORD 36 - BIT ）网络SRAM

引脚功能

针

A0~A18

名字

同步

地址

输入

同步

字节写

使

功能

这些输入被登记，并且必须满足建立和保持时间周围的上升沿

CLK 。 A0和A1是地址字段的两个最低显著位（ LSB），并设置内部

突发计数器，如果突发需要。

这些低电平输入允许时，写入周期处于活动状态，单个字节写入

必须满足建立和保持周围CLK的上升沿时间。字节写操作必须

上认定的相同的周期的地址。 BW的与地址相关联的，并适用于

随后的数据。 BWA ＃控制DQA ， DQPa销; BWB ＃控制DQB ， DQPb销; BWC ＃

控制DQC ， DQPc销; BWD ＃控制DQD ， DQPd引脚。

这个信号寄存器的地址，数据，芯片启用，字节写使能

和突发其上升沿控制输入。所有的同步输入必须

满足建立和保持全天候的上升沿时间。

这个低电平输入，用来使能的设备和进行采样，只有当新的外部

地址被加载（ ADV为低）。

此活性高输入，用来使能设备和采样只有当一个新的外部

地址被加载（ ADV为低）。此输入可用于存储器深度扩展。

这个低电平输入，用来使能的设备和进行采样，只有当新的外部

地址被加载（ ADV为低）。此输入可用于存储器深度扩展。

此低电平有效的异步输入使能数据的I / O输出驱动器。

高电平时，此输入用于推进内部突发计数器，控制后突发访问

外部地址被加载。当HIGH ，W ＃被忽略。的低电平引脚允许新

地址在CLK的上升沿被装入。

此低电平输入允许CLK整个设备进行传播。当高，设备

忽略CLK输入有效的内部扩展了以前的CLK周期。该输入必须

满足建立和保持周围CLK的上升缘时间。

此高电平有效的异步输入，使设备在进入低功耗待机模式

其中所述存储器阵列中的所有数据将被保留。当激活时，所有其他的输入将被忽略。当此

引脚为低电平或NC的SRAM正常工作。

这种积极的投入决定了周期型时， ADV为低。这是唯一的手段

确定读取和写入。读周期可能不会被转换成写入（副

反之亦然），比通过加载新的地址等。一个低引脚上允许写字节操作

且必须满足的建立和保持周围CLK的上升沿时间。全总线宽度写道：

如果发生的所有字节写使能低。

字节“a”是DQA ， DQPa销;字节“ B”是DQB ， DQPb销;字节“c”是DQC ， DQPc销;字节“ d”是

DQD ， DQPd引脚。输入数据必须满足建立和保持各地CLK上升沿时间。

该直流操作引脚允许的任意交错爆裂或线性突发的选择。如果该引脚为

高开或常闭，交错发生爆裂。当该引脚为低电平时，线性爆裂时，输入

泄漏到该引脚的电流。

核心供电

核心地

I / O缓冲器电源

I / O缓冲器地面

这些引脚应连接到HIGH

这些引脚没有内部连接，并可以连接到地面。

BWA ＃， BWB ＃，

BWC ＃， BWD ＃

CLK

E1#

E3#

ADV

CKE ＃

时钟输入

同步

芯片使能

同步

芯片使能

同步

芯片使能

OUTPUT ENABLE

同步

地址

前进/负载

同步

时钟使能

贪睡

启用

同步

读/写

DQA ， DQPa ， DQB ， DQPb

DQC ， DQPc ， DQD ， DQPd

LBO ＃

DDQ

SSQ

MCH

同步

数据I / O

突发模式

控制

DDQ

SSQ

必须连接高

无连接

4/17

初步

M5M5V5636GPI REV.0.1