三菱的LSI
M5M5V4R01J-12,-15
1997年11月20日Rev.F
4194304 - BIT （ 4194304 - WORD BY 1位） CMOS静态RAM
描述
该M5M5V4R01J是由1位的静态一族4194304字
公羊，制造的高性能CMOS硅栅
处理而设计的高速应用。
该M5M5V4R01J是在一个32引脚塑料小外形J-提供
引线封装（ SOJ ） 。
这些器件工作在3.3V单电源供电，并直接
TTL兼容。它们包括降低功能的电源也是如此。
地址
输入
芯片选择
输入
引脚配置（顶视图）
特点
M5M5V4R01J-12
12ns(max)
M5M5V4R01J-15
15ns(max)
低功耗
活跃
297mW(typ)
支持
3.3mW(typ)
+ 3.3V单电源供电
全静态操作：无时钟，无刷新
测试模式可用
易于内存扩张
三态输出：或领带的能力
OE防止数据争用的I / O总线
直接TTL兼容：所有输入和输出
快速存取时间
A
0
A
1
A
2
A
3
A
4
A
5
S
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
(3.3V)
V
CC
(0V)
GND
数据输入
写控制
输入
地址
输入
D
W
A
6
A
7
A
8
A
9
A
10
A
21
A
20
A
19
地址
输入
A
18
A
17
A
16
OUTPUT ENABLE
OE
输入
GND
(0V)
V
CC
(3.3V)
数据输出
Q
A
15
A
14
地址
A
13
输入
A
12
A
11
B1/B4
字节控制
输入
M5M5V4R01J
32P0K
概要
应用
高速存储单元
包
32引脚400mil SOJ
框图
A
0
A
1
A
2
地址
输入
3
4
5
6
ROW输入缓冲器
A
3
A
4
A
5
存储阵列
512行
8192柱
输出缓冲器
2
行地址解码器
1
23 Q
输出
数据
A
6
12
A
7
13
A
8
14
S
7
列I / O电路
列地址
COLUMN
地址
解码器
解码器
COLUMN输入缓冲器
数据输入缓冲器
10 D
输入/
8
24
9
25
VCC （ 3.3V ）
数据
W
11
OE 26
B1/B4 17
15 16 18 19 20 21 22 27 28 29 30 31 32
A
9
A
10
A
11
A
12
A
13
A
14
A
15
A
16
A
17
A
18
A
19
A
20
A
21
地址
输入
GND （0V）
三菱
电
1
三菱的LSI
M5M5V4R01J-12,-15
4194304 - BIT （ 4194304 - WORD BY 1位） CMOS静态RAM
功能
该M5M5V4R01J的操作模式是由一个确定
结合设备控制输入S， W和OE的。每
模式被概括在表的功能。
写周期执行每当低水平W重叠
与低级别S的地址必须被建立之前的
写周期，并且必须在整个周期内是稳定的。
该数据被锁存到细胞上的W或S的后缘，
以先到为准，要求的建立和保持时间
相对于这些边缘被保持。输出使能
输入操作环境直接控制输出级。设置在OE
高电平时，输出级处于高阻抗状态，而
和数据总线
在写周期的争用问题被消除。
读周期由在高电平和OE设置W excuted
在低水平而S是不活动状态（S = L） 。
当处于高电平设定S，该芯片是在非选择
在这种模式下读取和写入都禁用。在这
模式中，输出级处于高阻抗状态，从而使
OR-领带与其他芯片和内存扩展由S.
信号-S控制的省电特性。当S变
高功率dissapation极度降低。的存取时间
从S是等效的地址存取时间。
该内存的工作原理与4194304字1的机构
位，当B1 / B4低浮动的。与10485的组织
也减少了测试时间获得76个字由4位，
当B1 / B4高。
功能表
S
H
L
L
L
W
X
L
H
H
OE
X
X
L
H
模式
非选择
写
读
D
高阻抗
DIN
高阻抗
高阻抗
Q
高阻抗
高阻抗
DOUT
高阻抗
ICC
支持
活跃
活跃
活跃
绝对最大额定值
符号
V
cc
V
I
V
O
P
d
T
OPR
T
英镑
参数
电源电压
输入电压
输出电压
功耗
工作温度
TA = 25℃
相对于GND
条件
评级
-2.0
*
~ 4.6
-2.0
*
VCC + 0.5
-2.0
*
VCC + 0.5
1000
0 ~ 70
-10 ~ 85
-65 ~ 150
+10%
-5%
单位
V
V
V
mW
C
C
C
T
STG （偏置）
储存温度
（偏置）
储存温度
*脉冲宽度
≤
为20ns ，在案件DC ： -0.5V
DC电气特性
（大= 0 70℃ ， VCC = 3.3V
符号
V
IH
V
IL
V
OH
V
OL
I
I
I
OZ
参数
高电平输入电压
低电平输入电压
高电平输出电压
低电平输出电压
输入电流
条件
除非另有说明）
范围
民
2.2
-0.3
2.0
典型值
最大
Vcc+0.3
0.8
0.4
2
10
单位
V
V
V
V
A
A
I
OH
=-4mA
I
OL
= 8毫安
V
I
= 0 Vcc的
V
我（S）
= V
IH
输出电流在关断状态
V
O
= 0 Vcc的
主动电源电流
（ TTL电平）
V
我（S）
= V
IL
其他投入V
IH
或V
IL
输出开（占空比100 ％ ）
周期为12ns
AC
DC
周期为12ns
AC
DC
周期为15ns
周期为15ns
160
150
90
100
75
70
50
1
10
mA
mA
mA
I
CC1
I
CC2
按目前的立场
（ TTL电平）
V
我（S）
= V
IH
V
我（S）
=
Vcc≥0.2V
其他投入V
I
≤0.2V
或V
I
≥Vcc-0.2V
I
CC3
按目前的立场
三菱
电
2
三菱的LSI
M5M5V4R01J-12,-15
4194304 - BIT （ 4194304 - WORD BY 1位） CMOS静态RAM
电容
（大= 0 70℃ ， VCC = 3.3V
符号
C
I
C
O
参数
输入电容
输出电容
+10%
-5%
除非另有说明）
测试条件
极限
典型值
单位
pF
pF
民
最大
8
8
V
I
= GND ，V
I
=25mVrms,f=1MHz
V
O
= GND ，V
O
=25mVrms,f=1MHz
注1 ：方向为电流流入到一个集成电路是正的（无标记） 。
2 ：典型值是VCC = 5V ，TA = 25℃
3: C
I
,C
O
是周期性采样，不100 ％测试。
AC电气特性
（1）测定条件
（大= 0 70℃ ， VCC = 3.3V
+10%
-5%
除非另有说明）
输入脉冲电平
V
IH
=3.0V, V
IL
=0.0V
输入上升和下降时间
3ns
输入定时基准水平
V
IH
=1.5V, V
IL
=1.5V
输出时序参考电平
V
OH
=1.5V, V
OL
=1.5V
输出负载
Fig1 ， Fig2
VCC
产量
Z0=50
DQ
RL=50
VL=1.5V
255
480
5pF
（包括
范围， JIG ）
图1输出负载
图2输出负载在t
en
, t
DIS
三菱
电
3
三菱的LSI
M5M5V4R01J-12,-15
4194304 - BIT （ 4194304 - WORD BY 1位） CMOS静态RAM
（ 2 ）读周期
范围
符号
参数
M5M5V4R01J -12
民
最大
M5M5V4R01J -15
民
15
最大
单位
t
CR
t
a
(A)
t
a
(S)
t
a
（ OE）的
t
DIS
(S)
t
DIS
（ OE）的
t
en
(S)
t
en
（ OE）的
t
v
(A)
t
PU
t
PD
读周期时间
地址访问时间
芯片选择访问时间
输出启用访问时间
之后的高输出禁止时间
OE高后输出禁止时间
之后的低输出使能时间
OE后低输出使能时间
地址更改后的数据有效时间
芯片的选择上电后的时间
片选后掉电时间
12
12
12
6
0
0
0
0
3
0
12
6
6
ns
15
15
8
ns
ns
ns
ns
ns
ns
ns
ns
ns
15
ns
0
0
0
0
3
0
7
7
（ 3 ）写周期
范围
符号
参数
M5M5V4R01J -12
民
最大
M5M5V4R01J -15
民
15
12
0
0
12
7
0
1
最大
单位
t
CW
t
w
(W)
t
su
(A)1
t
su
(A)2
t
su
(S)
t
su
(D)
t
h
(D)
t
REC
(W)
t
DIS
(W)
t
DIS
（ OE）的
写周期时间
把脉冲宽度
地址建立时间（W ）
地址建立时间（ S）
片选建立时间
数据建立时间
数据保持时间
写恢复时间
后W低输出禁止时间
OE高后输出禁止时间
输出使能后， W高时间
OE后低输出使能时间
地址W高
12
10
0
0
10
6
0
1
0
0
0
0
10
6
6
ns
ns
ns
ns
ns
ns
ns
ns
7
7
ns
ns
ns
ns
ns
0
0
0
0
12
t
en
(W)
t
en
（ OE）的
t
su
（ A- WH ）
三菱
电
4
三菱的LSI
M5M5V4R01J-12,-15
4194304 - BIT （ 4194304 - WORD BY 1位） CMOS静态RAM
（ 4 ）时序图
读周期1
A
0~21
V
IH
V
IL
t
CR
ta
(A)
tv
(A)
tv
(A)
未知
数据有效
以前的数据有效
Q
V
OH
V
OL
窝
= L1
OE = L
读周期2
（注4 ）
t
CR
S
V
IH
V
IL
ta
(S)
TEN
(S)
（注5 ）
t
DIS
(S)
（注5 ）
Q
V
OH
V
OL
未知
数据有效
t
PU
t
PD
50%
50%
ICC
I
CC
1
I
CC
2
窝
OE = L
注4：地址有效之前或与S期低重合。
5.转换测量
±500mv
从稳态电压与图2中指定的装载。
读周期3
（注6 ）
OE
V
IH
V
IL
t
CR
ta
（ OE）的
（注5 ）
t
DIS
（ OE）的
（注5 ）
TEN
（ OE）的
未知
数据有效
Q
V
OH
V
OL
窝
= L1
注6.地址和（ TA （A ） -ta （ OE ） ）S前有效OE低过渡， （ TA （ S） -ta （ OE ） ）
三菱
电
5
QQ：800888908 复制
