我们所有的客户
关于文件中提到的名字，如三菱的变化
电气和三菱XX ，瑞萨科技公司
日立和三菱电机的半导体业务转移到瑞萨
科技公司4月1日2003年这些操作包括微机，逻辑，模拟
和分立器件和存储器芯片比DRAM （闪速存储器，静态存储器等）等
因此，虽然三菱电机，三菱电机株式会社，三菱
半导体及其他三菱品牌名称提到的文件中，这些名称
已在事实上，所有被更改为瑞萨科技公司感谢您的理解。
除了我们的企业商标，标识和公司声明，没有改变任何已经
到文档中的内容作出，而这些变化不构成任何改动的
文件本身的内容。
注：三菱电机将继续高频&光学器件的业务运营
与功率器件。
瑞萨科技公司
客户服务部
2003年4月1日
三菱的LSI
2002.04.18
版本。 6
M5M5V416CWG -55HI ， -70HI
4194304 - BIT （ 262144 - WORD 16位） CMOS静态RAM
描述
该M5M5V416CWG是低V oltage 4兆位静态RAM的AF艾米莉逃不脱 -
-
16位组织为262144字，女abricated三菱的
-
高的性能有所0.18μmCMOS工艺。
-
该M5M5V416C适合F或内存的应用程序，其中一个
简单INTERF acing ，电池的使用和备用电池是 -
-
重要的设计objectiv上课。
-
M5M5V416CWG打包在一个CSP （芯片级封装） ，
-
随着7.0毫米X 8.5毫米的轮廓，球矩阵的6× 8 （ 48ball ）
-
和球是0.75mm间距。它GIV ES的最佳解决方案F或
-
米ounting区域的压实，以及为f布线的lexibility
-
印刷电路板的图案。
特点
单2.7 3.6V电源
小的待机电流： （ 3.00V ， TY P） 0.2μA
没有时钟，没有裁判RESH
数据保持电源V oltage = 2.0V
所有的输入和输出为TTL兼容。
由S1 ＃ ， S2 ， ＃ BC1和BC2 ＃易于扩展内存
通用数据的I / O
三态输出：或领带的能力
在I / O总线OE ＃上一个经济需求测试数据争
工艺技术：采用0.18μm CMOS
包装： 48ball 7.0毫米X 8.5毫米CSP
版本，
操作
温度
部件名称
动力
供应
ACTIV ê
存取时间
*典型值（ 3.0V ）
当前
收视率（最高@ 3.6V ）
Icc1
马克斯。
25°C 40°C
电压
25 ℃， 40 ℃， 70 ℃， 85 ℃（ 3.0V ， TY页）
待机光凭目前
(
A
)
55ns
3.0V
0.2
70ns
0.4
3.3V
3.6V
1.0
1.5
2.5
2.0
2.5
4.0
10
10
10
20
20
20
30mA
(10MHz)
5mA
(1MHz)
I-版
-40 ~ +85°C
M5M5V416CWG -55HI
2.7 ~ 3.6V
M5M5V416CWG -70HI
*典型参数表示为中心的值
分布，而不是100 ％测试。
引脚配置
（ TOP VIEW ）
1
A
B
C
D
E
F
G
H
BC1#
2
OE ＃
3
A0
4
A1
5
A2
6
S2
DQ16
BC2#
A3
A4
S1#
DQ1
针
A0 ~ A17
功能
DQ14
DQ15
A5
A6
DQ2
DQ3
GND
DQ13
A17
A7
DQ4
VCC
地址输入
DQ1 DQ16数据输入/输出
片选输入1
S1#
S2
W#
OE ＃
BC1#
BC2#
VCC
GND
片选输入2
写控制输入
输出使能输入
低TE （ DQ1 8 ）
上到TE （ DQ9 16 ）
电源
供应地
VCC
DQ12
NC或
GND
A16
DQ5
GND
DQ11
DQ10
A14
A15
DQ7
DQ6
DQ9
北卡罗来纳州
A12
A13
W#
DQ8
NC
A8
A9
A10
A11
北卡罗来纳州
概要：
48FJA
NC ：无连接
* E3球不要连接超过0V电压等级以上。
1
三菱的LSI
2002.04.18
版本。 6
M5M5V416CWG -55HI ， -70HI
4194304 - BIT （ 262144 - WORD 16位） CMOS静态RAM
功能
该M5M5V416CWG组织为262144字经
16位。这些开发冰在单+ 2.7 3.6V电源工作
供应，并直接TTL兼容到输入和
输出。它的F ully ST ATIC电路，需要的不是钟也没有
裁判RESH ，并使其USEF UL认证。
的操作模式是由一个组合确定
神舟冰控制输入＃ BC1 ， BC2 ＃ ， ＃ S1 ，S2 ，W ＃和
OE ＃ 。每个模式中总结的F油膏表。
写操作执行whenev呃低列弗EL W＃
半岛erlaps与低利埃尔BC1 ＃和/或BC2 ＃和低
列夫·埃尔S1 ＃和高列弗EL S2。将地址（ A0 A17）
必须建立BEF矿石写CY 乐，必须是稳定的
在整个CY 乐。
读操作是由s埃坦W＃在一个较高的执行
列夫·埃尔和OE ＃在低列弗EL同时BC1 ＃和/或BC2 ＃和
S1 ＃ 1和S 2是在一个ACTIV E状态（S1 ＃ = L ，S2 = H）。
当设置BC1 ＃在高列弗EL及其他引脚
在ACTIV ê阶段，上层由TE是在可选择的模式
该读写使能，和低通过TE
处于非选择的模式。并设置BC2 ＃在当
高列弗埃尔及其他引脚处于ACTIV ê阶段，低级
由德是在一个可选择的模式和上层由德是在一个
非可选模式。
当设置＃ BC1和BC2 ＃在一个较高的利EL或S1 ＃在
利高报或S2在低列弗EL ，芯片是在非
可选的模式，其中阅读和写作是
禁用。在这种模式下，输出级是在高
阻抗状态，允许或领带与其他芯片和
通过BC1 ＃ ， BC2 ＃和＃ S1 ，S2内存扩展。
电源供应C光凭目前被减小低至0.2μA （25℃ ，
一节皮卡尔） ，并且存储器的数据可以在+ 2V功率举行
供应，使电池后备电源在运行过程中
在非选择的模式F ailure或断电操作。
功能表
ICC
x长
X X X X
非选择
高-Z高阻待机
H H X X X X
非选择
高-Z高阻待机
X X
H H X X
非选择
高-Z高阻待机
高阻活动唤醒中断é
H L X
DIN
L H L
写
DOUT高阻活动唤醒中断é
L H L H H L
读
L H L H H H
高-Z高阻活动唤醒中断é
L H H L L
X
高阻声浪
ACTIV ê
写
L H H L H L
高阻Dout的
ACTIV ê
读
高-Z高阻活动唤醒中断é
L H H L H H
L H L
L L X
DIN
DIN
ACTIV ê
写
L H L
L H L
DOUT
DOUT
ACTIV ê
读
L H ^ h
高-Z高阻活动唤醒中断é
L H L
在此表中（注） "H"和"L"意味着V
IH
和V
白细胞介素，
respectiv伊利。
"X"在这个表应该是"H"或"L" 。
模式
DQ1~8
DQ9~16
DQ
1
S1#
S2 BC1 BC2 ＃ ＃ W＃ OE ＃
框图
A
0
A
1
存储阵列
262144字
×16 BITS
A
16
A
17
S1#
S2
BC1#
时钟
发电机
-
DQ
8
DQ
9
DQ
16
BC2#
VCC
W#
GND
OE ＃
2
三菱的LSI
2002.04.18
版本。 6
M5M5V416CWG -55HI ， -70HI
4194304 - BIT （ 262144 - WORD 16位） CMOS静态RAM
绝对最大额定值
符号
参数
电源V oltage
输入电压
输出电压V oltage
功耗
操作
温度
储存温度
条件
相对于GND
相对于GND
相对于GND
Ta=25°C
我-V版为
评级
单位
VCC
V
I
V
O
P
d
T
a
T
英镑
-0.5
*
~ +4.6
-0.3
*
VCC + 0.3
0 Vcc的
700
- 40 ~ +85
- 65 ~ +150
* -3.0V的情况下交流（脉冲宽度为30ns < ）
V
mW
°C
°C
DC电气特性
符号
（ VCC = 2.7 3.6V ，除非另有说明。 ）
范围
民
TY P
最大
Vcc+0.2V
单位
参数
高列弗EL输入电压
低列弗EL输入电压
高电平输出电压
条件
V
IH
V
IL
V
OH
V
OL
I
I
I
O
低列弗EL输出电压V oltage
输入漏电流
输出漏电流
（ AC ， MOS列弗EL）
I
OH
= -0.5mA
I
OL
=2mA
V
I
=0
~
VCC
＃ BC1和BC2 ＃ = VIH或S1 ＃ = VIH或S2 = VIL或OE ＃ = VIH ， VI / O = 0 Vcc的
＃ BC1和BC2 ＃ < 0.2V ， S1 ＃ < 0.2V ， S2 > VCC- 0.2V
其他输入< 0.2V或> VCC- 0.2V
输出 - 开（税100 ％
)
2.2
-0.2 *
2.4
0.4
0.4
±1
±1
50
10
50
10
1.0
1.5
2.5
2.0
2.5
4.0
10
20
0.5
V
A
ICC
1活动唤醒中断供应C光凭目前
F = 10MHz时
F = 1MHz的
F = 10MHz时
F = 1MHz的
ACTIV ê供应C光凭目前
ICC
2
（ AC ， TTL列弗EL）
＃ BC1和BC2 ＃ = V
IL
， S1 ＃ = V
IL
,S2=V
IH
其它引脚= V
IH或
V
IL
输出 - 开（占空比100 ％ ）
-
-
-
-
-
30
5
30
5
0.2
mA
~ +25°C
(1)
S1 ＃ >为VCC - 0.2V ，
ICC
3由s upply电流待机
（ MOS列弗EL）
S2 >为VCC - 0.2V ，
其他输入= 0 Vcc的
(2)
S2 < 0.2V ，
其他输入= 0 Vcc的
(3)
＃ BC1和BC2 ＃ >为VCC - 0.2V
S1 ＃ < 0.2V ， S2 >为VCC - 0.2V
其他输入= 0 Vcc的
3.0V
3.3V
3.6V
3.0V
3.3V
3.6V
3.0V~3.6V
3.0V~3.6V
~ +40°C
-
-
-
-
0.4
-
-
-
A
~ +70°C
~ +85°C
ICC
4用s upply电流待机
（ TTL列弗EL）
＃ BC1和BC2 ＃ = V
IH
或S1 ＃ = V
IH
或S2 = V
IL
其他输入= 0 Vcc的
mA
注1 ：方向为电流流入集成电路被表示为阳性（无标记）
* -1.0V的情况下交流（脉冲宽度为30ns < ）
注2 ：典型参数表示为分布在3.00V的中心的值，并且不是100％测试。
电容
符号
参数
输入电容
输出电容
条件
（ VCC = 2.7 3.6V ，除非另有说明。 ）
范围
TY P
单位
民
V
I
= GND ，V
I
= 25mVrms ， F = 1MHz的
V
O
=
GND ，V
O
= 25mVrms ， F = 1MHz的
最大
C
I
C
O
10
10
pF
3
三菱的LSI
2002.04.18
版本。 6
M5M5V416CWG -55HI ， -70HI
4194304 - BIT （ 262144 - WORD 16位） CMOS静态RAM
AC电气特性
（1）测试条件
电源V oltage
（ VCC = 2.7 3.6V ，除非另有说明。 ）
2.7~3.6V
输入脉冲
V
IH
=2.4V, V
IL
=0.2V
输入上升时间和f所有时间
5ns
参考erence列弗报
输出负载
1TTL
DQ
CL
包括范围和
夹具电容
V
OH
=V
OL
=1.50V
过渡是从测得的± 200mV的
稳态电压。 （十， TDIS ）
Fig.1,CL=30pF
CL = 5pF的（十， TDIS ）
图1输出负载
（ 2 ）读周期
范围
符号
t
CR
t
a
(A)
t
a
(S1)
t
a
(S2)
t
a
(BC1)
t
a
(BC2)
t
a
（ OE）的
t
DIS
(S1)
t
DIS
(S2)
t
DIS
(BC1)
t
DIS
(BC2)
t
DIS
（ OE）的
t
en
(S1)
t
en
(S2)
t
en
(BC1)
t
en
(BC2)
t
en
（ OE）的
t
V
(A)
参数
阅读CY CLE时间
地址访问时间
芯片选择1访问时间
芯片选择2存取时间
由TE控制1访问时间
由TE控制2存取时间
输出启用访问时间
输出禁止时间自动对焦吨呃S1 ＃高
输出禁止时间自动对焦吨呃S2低
输出禁止时间自动对焦吨呃BC1 ＃高
输出禁止时间自动对焦吨呃BC2 ＃高
输出禁止时间自动对焦吨呃OE ＃高
输出使能时AF器S1 ＃低
输出使能时AF器S2高
输出使能时AF器BC1 ＃低
输出使能时AF器BC2 ＃低
输出使能时AF器OE ＃低
地址后，数据V alid时间
范围
55HI
民
55
最大
55
55
55
55
55
30
20
20
20
20
20
10
10
5
5
5
10
10
10
5
5
5
10
70HI
民
70
最大
70
70
70
70
70
35
25
25
25
25
25
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
（ 3 ）写周期
范围
符号
参数
写CY CLE时间
把脉冲宽度
地址建立时间
地址建立时间相对于W＃
由TE控制1建立时间
由TE控制2建立时间
芯片选择1设置时间
芯片选择2建立时间
数据建立时间
数据保持时间
写RECOV ERY时间
输出禁止时间f光盘W＃低
输出禁止时间f光盘OE ＃高
输出使能时间f光盘W＃高
输出使能时间f光盘OE ＃低
范围
55HI
民
55
45
0
50
50
50
50
50
30
0
0
最大
70HI
民
70
55
0
60
60
60
60
60
35
0
0
最大
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
t
CW
t
w
(W)
t
su
(A)
t
su
（ A- WH ）
t
su
(BC1)
t
su
(BC2)
t
su
(S1)
t
su
(S2)
t
su
(D)
t
h
(D)
t
REC
(W)
t
DIS
(W)
t
DIS
（ OE）的
t
en
(W)
t
en
（ OE）的
20
20
5
5
5
5
25
25
4
瑞萨的LSI
2003.08.21
版本。 7
M5M5V416CWG -55HI ， -70HI
4194304 - BIT （ 262144 - WORD 16位） CMOS静态RAM
描述
该M5M5V416CWG是低V oltage 4兆位静态RAM的AF艾米莉逃不脱
16位组织为262144字，女abricated瑞萨的
高的性能有所0.18μmCMOS工艺。
该M5M5V416C适合F或内存的应用程序，其中一个
简单INTERF acing ，电池的使用和备用电池是
重要的设计objectiv上课。
M5M5V416CWG打包在一个CSP （芯片级封装） ，
随着7.0毫米X 8.5毫米的轮廓，球矩阵的6× 8 （ 48ball ）
和球是0.75mm间距。它GIV ES的最佳解决方案F或
米ounting区域的压实，以及为f布线的lexibility
印刷电路板的图案。
-
-
-
-
-
-
-
-
-
-
-
特点
单2.7 3.6V电源
小的待机电流： （ 3.00V ， TY P） 0.2μA
没有时钟，没有裁判RESH
数据保持电源V oltage = 2.0V
所有的输入和输出为TTL兼容。
由S1 ＃ ， S2 ， ＃ BC1和BC2 ＃易于扩展内存
通用数据的I / O
三态输出：或领带的能力
在I / O总线OE ＃上一个经济需求测试数据争
工艺技术：采用0.18μm CMOS
包装： 48ball 7.0毫米X 8.5毫米CSP
版本，
操作
温度
部件名称
动力
供应
ACTIV ê
存取时间
*典型值（ 3.0V ）
当前
收视率（最高@ 3.6V ）
Icc1
马克斯。
25°C 40°C
电压
25 ℃， 40 ℃， 70 ℃， 85 ℃（ 3.0V ， TY页）
待机光凭目前
(
A
)
55ns
3.0V
0.2
70ns
0.4
3.3V
3.6V
1.0
1.5
2.5
2.0
2.5
4.0
10
10
10
20
20
20
30mA
(10MHz)
5mA
(1MHz)
I-版
-40 ~ +85°C
M5M5V416CWG -55HI
2.7 ~ 3.6V
M5M5V416CWG -70HI
*典型参数表示为中心的值
分布，而不是100 ％测试。
引脚配置
（ TOP VIEW ）
1
A
B
C
D
E
F
G
H
BC1#
2
OE ＃
3
A0
4
A1
5
A2
6
S2
DQ16
BC2#
A3
A4
S1#
DQ1
针
A0 ~ A17
功能
DQ14
DQ15
A5
A6
DQ2
DQ3
GND
DQ13
A17
A7
DQ4
VCC
地址输入
DQ1 DQ16数据输入/输出
片选输入1
S1#
S2
W#
OE ＃
BC1#
BC2#
VCC
GND
片选输入2
写控制输入
输出使能输入
低TE （ DQ1 8 ）
上到TE （ DQ9 16 ）
电源
供应地
VCC
DQ12
NC或
GND
A16
DQ5
GND
DQ11
DQ10
A14
A15
DQ7
DQ6
DQ9
北卡罗来纳州
A12
A13
W#
DQ8
NC
A8
A9
A10
A11
北卡罗来纳州
概要：
48FJA
NC ：无连接
* E3球不要连接超过0V电压等级以上。
1
瑞萨的LSI
2003.08.21
版本。 7
M5M5V416CWG -55HI ， -70HI
4194304 - BIT （ 262144 - WORD 16位） CMOS静态RAM
功能
该M5M5V416CWG组织为262144字经
16位。这些开发冰在单+ 2.7 3.6V电源工作
供应，并直接TTL兼容到输入和
输出。它的F ully ST ATIC电路，需要的不是钟也没有
裁判RESH ，并使其USEF UL认证。
的操作模式是由一个组合确定
神舟冰控制输入＃ BC1 ， BC2 ＃ ， ＃ S1 ，S2 ，W ＃和
OE ＃ 。每个模式中总结的F油膏表。
写操作执行whenev呃低列弗EL W＃
半岛erlaps与低利埃尔BC1 ＃和/或BC2 ＃和低
列夫·埃尔S1 ＃和高列弗EL S2。将地址（ A0 A17）
必须建立BEF矿石写CY 乐，必须是稳定的
在整个CY 乐。
读操作是由s埃坦W＃在一个较高的执行
列夫·埃尔和OE ＃在低列弗EL同时BC1 ＃和/或BC2 ＃和
S1 ＃ 1和S 2是在一个ACTIV E状态（S1 ＃ = L ，S2 = H）。
当设置BC1 ＃在高列弗EL及其他引脚
在ACTIV ê阶段，上层由TE是在可选择的模式
该读写使能，和低通过TE
处于非选择的模式。并设置BC2 ＃在当
高列弗埃尔及其他引脚处于ACTIV ê阶段，低级
由德是在一个可选择的模式和上层由德是在一个
非可选模式。
当设置＃ BC1和BC2 ＃在一个较高的利EL或S1 ＃在
利高报或S2在低列弗EL ，芯片是在非
可选的模式，其中阅读和写作是
禁用。在这种模式下，输出级是在高
阻抗状态，允许或领带与其他芯片和
通过BC1 ＃ ， BC2 ＃和＃ S1 ，S2内存扩展。
电源供应C光凭目前被减小低至0.2μA （25℃ ，
一节皮卡尔） ，并且存储器的数据可以在+ 2V功率举行
供应，使电池后备电源在运行过程中
在非选择的模式F ailure或断电操作。
功能表
ICC
x长
X X X X
非选择
高-Z高阻待机
H H X X X X
非选择
高-Z高阻待机
X X
H H X X
非选择
高-Z高阻待机
高阻活动唤醒中断é
H L X
DIN
L H L
写
DOUT高阻活动唤醒中断é
L H L H H L
读
L H L H H H
高-Z高阻活动唤醒中断é
L H H L L
X
高阻声浪
ACTIV ê
写
L H H L H L
高阻Dout的
ACTIV ê
读
L H H L H H
高-Z高阻活动唤醒中断é
L H L
L L X
DIN
DIN
ACTIV ê
写
L H L
L H L
DOUT
DOUT
ACTIV ê
读
L H ^ h
高-Z高阻活动唤醒中断é
L H L
在此表中（注） "H"和"L"意味着V
IH
和V
白细胞介素，
respectiv伊利。
"X"在这个表应该是"H"或"L" 。
模式
DQ1~8
DQ9~16
DQ
1
S1#
S2 BC1 BC2 ＃ ＃ W＃ OE ＃
框图
A
0
A
1
存储阵列
262144字
×16 BITS
A
16
A
17
S1#
S2
BC1#
时钟
发电机
-
DQ
8
DQ
9
DQ
16
BC2#
VCC
W#
GND
OE ＃
2
瑞萨的LSI
2003.08.21
版本。 7
M5M5V416CWG -55HI ， -70HI
4194304 - BIT （ 262144 - WORD 16位） CMOS静态RAM
绝对最大额定值
符号
参数
电源V oltage
输入电压
输出电压V oltage
功耗
操作
温度
储存温度
条件
相对于GND
相对于GND
相对于GND
Ta=25°C
我-V版为
评级
单位
VCC
V
I
V
O
P
d
T
a
T
英镑
-0.5
*
~ +4.6
-0.3
*
VCC + 0.3
0 Vcc的
700
- 40 ~ +85
- 65 ~ +150
* -3.0V的情况下交流（脉冲宽度为30ns < ）
V
mW
°C
°C
DC电气特性
符号
（ VCC = 2.7 3.6V ，除非另有说明。 ）
范围
民
TY P
最大
Vcc+0.2V
单位
参数
高列弗EL输入电压
低列弗EL输入电压
高电平输出电压
条件
V
IH
V
IL
V
OH
V
OL
I
I
I
O
低列弗EL输出电压V oltage
输入漏电流
输出漏电流
（ AC ， MOS列弗EL）
I
OH
= -0.5mA
I
OL
=2mA
V
I
=0
~
VCC
＃ BC1和BC2 ＃ = VIH或S1 ＃ = VIH或S2 = VIL或OE ＃ = VIH ， VI / O = 0 Vcc的
＃ BC1和BC2 ＃ < 0.2V ， S1 ＃ < 0.2V ， S2 > VCC- 0.2V
其他输入< 0.2V或> VCC- 0.2V
输出 - 开（税100 ％
)
2.2
-0.2 *
2.4
0.4
0.4
±1
±1
50
10
50
10
1.0
1.5
2.5
2.0
2.5
4.0
10
20
2
V
A
ICC
1活动唤醒中断供应C光凭目前
F = 10MHz时
F = 1MHz的
F = 10MHz时
F = 1MHz的
ACTIV ê供应C光凭目前
ICC
2
（ AC ， TTL列弗EL）
＃ BC1和BC2 ＃ = V
IL
， S1 ＃ = V
IL
,S2=V
IH
其它引脚= V
IH或
V
IL
输出 - 开（占空比100 ％ ）
-
-
-
-
-
30
5
30
5
0.2
mA
~ +25°C
(1)
S1 ＃ >为VCC - 0.2V ，
ICC
3由s upply电流待机
（ MOS列弗EL）
S2 >为VCC - 0.2V ，
其他输入= 0 Vcc的
(2)
S2 < 0.2V ，
其他输入= 0 Vcc的
(3)
＃ BC1和BC2 ＃ >为VCC - 0.2V
S1 ＃ < 0.2V ， S2 >为VCC - 0.2V
其他输入= 0 Vcc的
3.0V
3.3V
3.6V
3.0V
3.3V
3.6V
3.0V~3.6V
3.0V~3.6V
~ +40°C
-
-
-
-
0.4
-
-
-
A
~ +70°C
~ +85°C
ICC
4用s upply电流待机
（ TTL列弗EL）
＃ BC1和BC2 ＃ = V
IH
或S1 ＃ = V
IH
或S2 = V
IL
其他输入= 0 Vcc的
mA
注1 ：方向为电流流入集成电路被表示为阳性（无标记）
* -1.0V的情况下交流（脉冲宽度为30ns < ）
注2 ：典型参数表示为分布在3.00V的中心的值，并且不是100％测试。
电容
符号
参数
输入电容
输出电容
条件
（ VCC = 2.7 3.6V ，除非另有说明。 ）
范围
TY P
单位
民
V
I
= GND ，V
I
= 25mVrms ， F = 1MHz的
V
O
=
GND ，V
O
= 25mVrms ， F = 1MHz的
最大
C
I
C
O
10
10
pF
3
瑞萨的LSI
2003.08.21
版本。 7
M5M5V416CWG -55HI ， -70HI
4194304 - BIT （ 262144 - WORD 16位） CMOS静态RAM
AC电气特性
（1）测试条件
电源V oltage
（ VCC = 2.7 3.6V ，除非另有说明。 ）
2.7~3.6V
输入脉冲
V
IH
=2.4V, V
IL
=0.2V
输入上升时间和f所有时间
5ns
参考erence列弗报
输出负载
1TTL
DQ
CL
包括范围和
夹具电容
V
OH
=V
OL
=1.50V
过渡是从测得的± 200mV的
稳态电压。 （十， TDIS ）
Fig.1,CL=30pF
CL = 5pF的（十， TDIS ）
图1输出负载
（ 2 ）读周期
范围
符号
t
CR
t
a
(A)
t
a
(S1)
t
a
(S2)
t
a
(BC1)
t
a
(BC2)
t
a
（ OE）的
t
DIS
(S1)
t
DIS
(S2)
t
DIS
(BC1)
t
DIS
(BC2)
t
DIS
（ OE）的
t
en
(S1)
t
en
(S2)
t
en
(BC1)
t
en
(BC2)
t
en
（ OE）的
t
V
(A)
参数
阅读CY CLE时间
地址访问时间
芯片选择1访问时间
芯片选择2存取时间
由TE控制1访问时间
由TE控制2存取时间
输出启用访问时间
输出禁止时间自动对焦吨呃S1 ＃高
输出禁止时间自动对焦吨呃S2低
输出禁止时间自动对焦吨呃BC1 ＃高
输出禁止时间自动对焦吨呃BC2 ＃高
输出禁止时间自动对焦吨呃OE ＃高
输出使能时AF器S1 ＃低
输出使能时AF器S2高
输出使能时AF器BC1 ＃低
输出使能时AF器BC2 ＃低
输出使能时AF器OE ＃低
地址后，数据V alid时间
范围
55HI
民
55
最大
55
55
55
55
55
30
20
20
20
20
20
10
10
5
5
5
10
10
10
5
5
5
10
70HI
民
70
最大
70
70
70
70
70
35
25
25
25
25
25
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
（ 3 ）写周期
范围
符号
参数
写CY CLE时间
把脉冲宽度
地址建立时间
地址建立时间相对于W＃
由TE控制1建立时间
由TE控制2建立时间
芯片选择1设置时间
芯片选择2建立时间
数据建立时间
数据保持时间
写RECOV ERY时间
输出禁止时间f光盘W＃低
输出禁止时间f光盘OE ＃高
输出使能时间f光盘W＃高
输出使能时间f光盘OE ＃低
范围
55HI
民
55
45
0
50
50
50
50
50
30
0
0
最大
70HI
民
70
55
0
60
60
60
60
60
35
0
0
最大
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
t
CW
t
w
(W)
t
su
(A)
t
su
（ A- WH ）
t
su
(BC1)
t
su
(BC2)
t
su
(S1)
t
su
(S2)
t
su
(D)
t
h
(D)
t
REC
(W)
t
DIS
(W)
t
DIS
（ OE）的
t
en
(W)
t
en
（ OE）的
20
20
5
5
5
5
25
25
4
瑞萨的LSI
2003.08.21
版本。 7
M5M5V416CWG -55HI ， -70HI
4194304 - BIT （ 262144 - WORD 16位） CMOS静态RAM
（ 4 ）时序图
读周期
A
0~17
t
a
(A)
BC1#,BC2#
(Note3)
t
CR
t
v
(A)
t
a
(BC1)
or
t
a
(BC2)
t
DIS
（ BC1 ）或
t
DIS
(BC1)
t
a
(S1)
(Note3)
(Note3)
S1#
t
DIS
(S1)
t
a
(S2)
(Note3)
S2
(Note3)
t
DIS
(S2)
t
a
（ OE）的
(Note3)
OE ＃
(Note3)
W＃ = "H"列弗报
t
en
（ OE）的
t
en
(BC1)
t
en
(BC2)
t
en
(S1)
t
en
(S2)
t
CW
t
DIS
（ OE）的
(Note3)
DQ
1~16
有效数据
写周期（ W＃控制模式）
A
0~17
t
su
（ BC1 ）或
t
su
(BC2)
BC1#,BC2#
(Note3)
(Note3)
S1#
(Note3)
t
su
(S1)
(Note3)
S2
(Note3)
t
su
(S2)
(Note3)
OE ＃
t
su
(A)
W#
t
DIS
（ OE）的
DQ
1~16
t
su
（ A- WH ）
t
w
(W)
t
DIS
(W)
t
REC
(W)
t
en
（ OE）的
t
en
(W)
DATA IN
稳定
t
su
(D)
t
h
(D)
5
QQ：2881677436 复制
