瑞萨的LSI
M5M5256DFP ，副总裁-70G ， -70GI ， -70XG
262144 - BIT （ 32768 -字×8位）的CMOS静态RAM
描述
该M5M5256DFP ， VP是262,144位CMOS静态RAM
由8位是用F abricated组织为32,768字
高的性能有所3多晶硅CMOS技术。利用
resistiv 加载NMOS的细胞和CMOS周产生了高
密度和低功耗静态RAM 。待机电流小
足够的F或电池备份应用程序。它是理想的F或内存
SY茎需要简单INTERF王牌。
尤其是M5M5256DVP被包装在一个28引脚薄型小
外形封装。
引脚配置（顶视图）
A14
A12
A7
A6
A5
A4
A3
A2
A1
A0
DQ1
DQ2
1
2
3
4
5
6
7
8
9
10
11
12
VCC
27
/W
26
A13
25
A8
24
A9
23
A11
22
/ OE
21
20
19
18
17
16
15
28
特征
TY PE
电源电流
ACCESS
Oprating
时间温度活动唤醒中断ê
待用
（最大）
（最大）
（最大）
20A
M5M5256DFP,VP
-70G
（VCC = 5.5V ）
DQ3
13
GND
14
A10
/S
DQ8
DQ7
DQ6
DQ5
DQ4
概述28P2W -C （ FP ）
70ns
0~70
°C
12A
（VCC = 3.6V ）
22
/ OE
23
A11
24
25
26
27
28
1
2
3
4
5
6
7
45mA
（VCC = 5.5V ）
40A
（VCC = 5.5V ）
M5M5256DFP,VP
-70GI
70ns
-40~85
°C
24A
25mA
（VCC = 3.6V ）
（VCC = 3.6V ）
5A
M5M5256DFP,VP
-70XG
70ns
（VCC = 5.5V ）
0~70
°C
2.4A
（VCC = 3.6V ）
0.05A
（ VCC = 3.0V典型）
单3.0
~
5.5V电源
没有时钟，没有裁判RESH
在+ 2.0V电源数据保持
直接TTL兼容：所有输入和输出
三态输出：或领带的能力
/ OE上一个经济需求测试数据的I / O总线争
通用数据的I / O
电池备份功能
低待机电流.......... 0.05μA （ TY页）
A9
A8
A13
/W
VCC
A14
A12
A7
A6
A5
A4
A3
M5M5256DVP
A10
21
/S
20
DQ8
19
DQ7
18
DQ6
17
DQ5
16
DQ4
15
GND
14
DQ3
13
DQ2
12
DQ1
11
A0
10
A1
9
A2
8
概要
28P2C -A （ VP）
包
M5M5256DFP
M5M5256DVP
： 28引脚450密耳SOP
2
： 28PIN 8× 13.4毫米TSOP
应用
小容量米埃默里单位
1
瑞萨的LSI
M5M5256DFP ，副总裁-70G ， -70GI ， -70XG
262144 - BIT （ 32768 -字×8位）的CMOS静态RAM
该M5M5256DFP的操作模式中， VP为
通过的dev的冰的控制输入的组合来确定
/ S / W和/ OE 。对每种模式进行总结的F油膏
表。
在执行写CY第一百whenev呃低列弗EL / W
OV erlaps与低列弗EL / S 。该地址必须设置
向上BEF矿石写赛扬第一百且必须在稳定
整个CY CLE 。该数据被锁存到尾部的小区
/ w的边缘/ S， whichev呃发生开始步骤，要求设定
建立和保持时间relativ E要将这些优势来维持。
输出使能/ OE直接控制输出级。
设置/ OE在一个较高的利埃尔，输出级是在一个
高阻抗状态，并在数据总线争用
在写入立方码第一百问题被消除。
一个读CY CLE是在高温列弗EL设置/ W执行
和/ OE在低列弗EL ，而/ S处于ACTIV E状态。
当以高的利埃尔设定/ S，则芯片是在非
可选的模式，其中阅读和写作是
禁用。在这种模式下，输出级是在高
阻抗状态，允许或领带与其他芯片和
通过/ S的内存扩展。的电源电流为
减小低至待机电流是注明：灭蝇灯
作为ICC3或ICC4 ，并且存储器的数据可在保持
+ 2V电源，使电池备份操作
期间在所述非能力F ailure或掉电操作
选择的模式。
功能表
/S
H
L
L
L
/W
X
L
H
/ OE
X
X
L
模式
非选择
写
读
DQ
高阻抗
D
IN
D
OUT
ICC
待用
ACTIV ê
ACTIV ê
高阻抗
ACTIV ê
H
H
注意 "H"和"L"在此表中的意思是VIH和VIL ， respectiv伊利。
本表"X"应该是"H"或"L" 。
框图
A8
A 13
A 14
A 12
A7
A6
A5
A4
地址
输入
A3
25
26
1
2
2
3
4
5
6
7
（ 512行×
17
512列）
18
19
32768字
X 8BIT
11
12
13
15
16
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQ8
数据I / O
A2
A1
A0
A 10
A 11
A9
写控制
INPUT / W
芯片选择
输入
/S
8
9
10
21
23
24
时钟
发电机
27
20
28
14
VCC
(5V)
GND
(0V)
OUTPUT ENABLE
/ OE
输入
22
2
瑞萨的LSI
M5M5256DFP ，副总裁-70G ， -70GI ， -70XG
262144 - BIT （ 32768 -字×8位）的CMOS静态RAM
绝对最大额定值
符号
参数
电源电压
VCC
V
I
输入电压
输出电压
V
O
P
d
功耗
T
OPR
T
英镑
工作温度
储存温度
条件
相对于GND
Ta=25°C
-G ， -XG
-GI
评级
-0.3
*
~7.0
-0.3
*
~Vcc+0.3
（最多7.0 ）
单位
V
V
V
mW
°C
°C
0~Vcc
700
0~70
-40~85
-65~150
_
* -3.0V的情况下交流（脉冲宽度为30ns < ）
DC电气特性
符号参数
V
IH
V
IL
V
OH1
V
OH2
V
OL
I
I
I
O
ICC
1
高电平输入电压
低电平输入电压
高电平输出电压1
I
OH
=-1mA
I
OH
=-0.5mA
I
OH
=-0.1mA
高电平输出电压2
I
OH
=-0.05mA
I
OL
=2mA
低电平输出电压
I
OL
=1mA
输入电流
输出电流在关断状态
主动电源电流
（ AC ， MOS列弗EL）
测试条件
Limits2
Limits1
(Vcc=3.3
±
0.3V)
(Vcc=5.0
±
0.5V)
单位
最小值典型值最大值最小值典型值最大值
2.0
-0.3*
VCC
+0.3
2.2
VCC
+0.3
V
V
V
V
0.6 -0.3*
2.4
VCC
-0.5
0.8
(Vcc=5.0±0.5V)
(Vcc=3.3±0.3V)
(Vcc=5.0±0.5V)
(Vcc=3.3±0.3V)
(Vcc=5.0±0.5V)
(Vcc=3.3±0.3V)
2.4
VCC
-0.5
0.4
±1
±1
13
1.5
14
1.5
25
3
25
3
1.2
3.6
0.8
12
2.4
24
0.33
25
2
25
4
0.4
±1
±1
40
4
45
8
2
6
1.2
20
5
40
3
V
A
A
mA
mA
V
I
=0
~
VCC
/ S = V
IH
或或/ OE = V
IH
, V
I / O
=0
~
VCC
_
/S<0.2V ，输出开
其他inputs<0.2V
或>Vcc - 0.2V
70ns
1MHz
70ns
1MHz
-G ， -GI
-XG
ICC
2
主动电源电流
（ AC ， TTL列弗EL）
/ S = V
IL
，输出开
其他输入= V
IH
或V
IL
~25°C
0.05 0.3
0.1 0.4
A
ICC
3
待机电流
-G ， -GI
_
/S>Vcc-0.2V,
~40°C
-XG
其他输入= 0 Vcc的
-G ， -GI
~70°C
-XG
85°C -GI
/ S = V
IH
，其它输入= 0
~
VCC
ICC
4
待机电流
mA
* -3.0V的情况下交流（脉宽30ns的_ ）
＆ LT ;
电容
符号
C
I
C
O
参数
输入电容
输出电容
测试条件
V
I
= GND ，V
I
= 25mVrms ， F = 1MHz的
V
O
= GND ，V
O
= 25mVrms ， F = 1MHz的
范围
最小典型最大
6
8
单位
pF
pF
注0 ： F方向或电流F降脂成IC是positiv E（无标记） 。
1 ：TY皮卡尔设定的值是在Ta = 25 ℃。
2: C
I
, C
O
是周期性采样，不100 ％测试。
3
瑞萨的LSI
M5M5256DFP ，副总裁-70G ， -70GI ， -70XG
262144 - BIT （ 32768 -字×8位）的CMOS静态RAM
AC电气特性
（ 1 ）读周期
Limits1
符号
t
CR
t
a
(A)
t
a
(S)
t
a
（ OE）的
t
DIS
(S)
t
DIS
（ OE）的
t
en
(S)
t
en
（ OE）的
t
V
(A)
参数
读周期时间
地址访问时间
芯片选择访问时间
输出启用访问时间
/ S高后输出禁止时间
输出禁止时间后/ OE高
输出使能时间/ s低后
输出使能时间之后/ OE低
地址后，数据的有效时间
Vcc=3.3±0.3V
Limits2
Vcc=5.0±0.5V
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
民
70
最大
70
70
35
25
25
民
70
最大
70
70
35
25
25
5
5
10
5
5
10
（ 2 ）写周期
Limits1
符号
参数
Vcc=3.3±0.3V
Limits2
Vcc=5.0±0.5V
t
CW
写周期时间
t
w
(W)
把脉冲宽度
t
su
(A)
地址建立时间
t
su
（ A- WH ）
地址建立时间相对于/ W高
t
su
(S)
片选建立时间
t
su
(D)
数据建立时间
t
h
(D)
数据保持时间
t
REC
(W)
写恢复时间
t
DIS
(W)
从/ W的低输出禁止时间
t
DIS
（ OE）的
输出禁止时间从/ OE高
t
en
(W)
从/ W的高输出使能时间
t
en
（ OE）的
输出使能由/ OE低电平时间
民
70
55
0
65
65
30
0
0
5
5
最大
民
70
50
0
65
65
30
0
0
5
5
最大
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
25
25
25
25
4
瑞萨的LSI
M5M5256DFP ，副总裁-70G ， -70GI ， -70XG
262144 - BIT （ 32768 -字×8位）的CMOS静态RAM
（ 3 ）时序图
读周期
A
0~ 14
t
a
(A)
t
a
(S)
/S
（注3）
t
CR
t
v
(A)
t
a
（ OE）的
t
en
（ OE）的
t
DIS
(S)
（注3）
/ OE
（注3）
t
DIS
（ OE）的
t
en
(S)
（注3）
DQ
1~ 8
/ W = "H"列弗报
数据有效
写周期（ / W控制模式）
A
0~ 14
t
CW
t
su
(S)
/S
（注3）
（注3）
t
su
（ A- WH ）
/ OE
t
su
(A)
/W
t
DIS
(W)
t
DIS
（ OE）的
DQ
1~ 8
（注3）
t
w
(W)
t
REC
(W)
t
en
(W)
t
en
（ OE）的
DATA IN
稳定
（注3）
t
su
(D)
t
h
(D)
5
QQ：2880707522 复制
