三菱的LSI
M5M51R16AWG -10LI ， -12LI ， -15LI ，
-10HI ， -12HI ， -15HI
1048576 - BIT （ 65536 - WORD 16位） CMOS静态RAM
描述
该M5M51R16AWG是1048576位CMOS静态RAM
由16位，这是使用制造组织为65536字
高性能CMOS技术。采用CMOS细胞和
周边产生了高密度和低功率的静态RAM 。
该M5M51R16AWG可以实现低待机电流和低
操作电流和理想的电池备份应用程序。
该M5M51R16AWG封装在一个48引脚芯片级封装
这是一种高可靠性，高密度的表面安装器件
（SMD） 。使用这种类型的设备，它变得非常容易地设计
一个小系统。
该M5M51R16AWG与M5M51R16WG完全兼容。
引脚配置（顶视图）
1
A
BC1
2
3
4
5
6
OE
BC2
A
6
A
7
A
5
NC
A
3
A
2
A
1
A
4
NC
A
14
A
13
A
12
A
0
S
DQ
2
DQ
4
NC
DQ
1
DQ
3
B
DQ
16
C
DQ
14
DQ
15
D
GND DQ
13
V
CC
E
V
CC
F
DQ
11
DQ
10
A
9
A
10
A
11
DQ
7
W
A
15
DQ
6
DQ
8
NC
DQ
12
GND
DQ
5
GND
特征
电源电流
型号名称
M5M51R16AWG- 10LI
M5M51R16AWG- 12LI
M5M51R16AWG- 15LI
M5M51R16AWG- 10HI
M5M51R16AWG- 12HI
M5M51R16AWG- 15HI
存取时间
（最大）
100ns
120ns
150ns
100ns
120ns
150ns
活跃
（最大）
待用
（最大）
4A
10mA
(1MHz)
2A
G
DQ
9
NC
A
8
H
NC
引脚配置（底视图）
单+ 1.8V 2.7V电源
低功耗下的电流0.05μA （典型值）。
直接TTL兼容：所有输入和输出
易于扩展的内存和功率下降S， BC1和BC2
数据在+ 1.0V电源举行
三态输出：或领带的能力
OE防止数据争用的I / O总线
通用数据的I / O
通过BC1和BC2独立控制上下字节
包
48引脚芯片级封装（ CSP）的
球间距： 0.75毫米
包装规格： 7.0毫米X 8.5毫米
应用
小容量的存储单元。
6
A
NC
5
4
3
2
1
A
0
S
DQ
2
DQ
4
DQ
5
DQ
7
W
A
15
A
3
A
2
A
1
A
4
NC
A
14
A
13
A
12
A
6
A
7
A
5
NC
GND
A
9
A
10
A
11
OE
BC2
BC1
DQ
16
B
DQ
1
C
DQ
3
DQ
15
DQ
14
DQ
13
GND
DQ
12
V
CC
DQ
10
DQ
11
NC
A
8
DQ
9
NC
D
V
CC
E
GND
F
DQ
6
G
DQ
8
H
NC
概要
48FJA
NC ：无连接
8月1日。 1998年
三菱
电
1
三菱的LSI
M5M51R16AWG -10LI ， -12LI ， -15LI ，
-10HI ， -12HI ， -15HI
1048576 - BIT （ 65536 - WORD 16位） CMOS静态RAM
功能
该M5M51R16A系列的操作模式是
通过设备控制的组合来确定
输入S， W， OE ， BC1和BC2 。每个模式
总结在表的功能。
执行写入周期时的水平低W
与低级别BC1和/或BC2和重叠
低级别S.地址必须设置前
写周期，并且必须在整个周期内是稳定的。
该数据被锁存到细胞上的后缘
W， BC1 ， BC2或S ，以先到为准，要求
设置和保持相对于这些边缘的时间是
维护。输出直接使能输入OE
控制所述输出级。设置OE在一个较高的
级，输出级处于高阻抗状态，
而在写周期中的数据总线争用问题
被消除。
读周期由在较高的水平设置W执行
和OE为低电平而BC1和/或BC2和S
处于活动状态。 （ BC1和/或BC2 = L，S = L）的
当设定的BC1在高电平，而另一个销
处于活动状态时，上部字节是一个可选择的
模式中，读写使能，
和低级 - 字节处于非选择的模式。和
设置BC2在高电平，而另一个标签时
处于活动状态时，较低的字节是在一个可选择的
模式中，读写使能，
和上 - 字节处于非选择的模式。
当设置BC1和BC2在以高电平或S
高电平时，芯片是在一个非选择的模式
其读取和写入都被禁止。
在这种模式下，输出级处于高阻抗
状态，允许或-tie与其他芯片和内存
扩张BC1 ， BC2和S. S， BC1和BC2
控制电源关断功能。当S ， BC1和
BC2变高时，电源电流被减小为
低作为被指定为ICC3待机电流
或ICC4 ，并且存储器的数据可以在+ 1.0V举行
电源，使电池备份操作
期间，在电源故障或断电的操作
未选择的模式。
功能表
S W OE BC1 BC2
L H L
L
L
L
L
L
L
L
L
X
H
H
H
L
L
L
L
L
X
X
X
H
L
L
H
L
X
H
X
模式
字读
上部字节读
低字节读
（高字节非选择）
ICC
DQ1 8 DQ9 16
DOUT
活跃
DOUT
DOUT
高-Z
DIN
DIN
高-Z
活跃
活跃
活跃
活跃
活跃
L
（低字节非选择）
高-Z
H
L
L
H
X
H
X
DOUT
DIN
高-Z
DIN
字写
高字节写
（低字节非选择）
低字节写
（高字节非选择）
H H
X X
X X
输出禁用
非选择
非选择
高-Z高阻活动
高-Z高阻待机
高-Z高阻待机
（高Z =高阻抗）
框图
A4 D4
A3 A4
A2 B4
A1 C4
A0 A5
A15 H5
A14 F4
A13 G4
A12 H4
地址
输入
65536字X16 BITS
（ 512行
X 256列
×8块）
B6 DQ1
C5 DQ2
C6 DQ3
D5 DQ4
E5 DQ5
F6 DQ6
F5 DQ7
G6 DQ8
G1 DQ9
F2 DQ10
A8 H2
A9 F3
A10 G3
A11 H3
F1 DQ11
E2 DQ12
D2 DQ13
C1 DQ14
C2 DQ15
B1 DQ16
A7 B3
A5 C3
A6 A3
时钟
发电机
芯片选择
S B5
输入
写控制
W输入G5
输出使能OE A2
输入
字节
控制
输入
BC2 B2
BC1 A1
D6的Vcc
E1的Vcc
E6 GND
(0V)
D1 GND
(0V)
E3 GND
(0V)
数据
输入/
输出
8月1日。 1998年
三菱
电
2
三菱的LSI
M5M51R16AWG -10LI ， -12LI ， -15LI ，
-10HI ， -12HI ， -15HI
1048576 - BIT （ 65536 - WORD 16位） CMOS静态RAM
绝对最大额定值
符号
VCC
V
I
Vo
Pd
TOPR
TSTG
参数
电源电压
输入电压
输出电压
功耗
工作温度
储存温度
条件
相对于GND
Ta=25°C
评级
-0.2 ~ 4.6
* -0.2 VCC + 0.2 （ max.4.6V ）
0 Vcc的
1
-40 ~ 85
-65 ~150
单位
V
V
V
W
°C
°C
* -1.0V的情况下交流（脉冲宽度
≤
为30ns ）
DC电气特性
符号
V
IH
V
IL
V
OH
V
OL
I
I
Io
I
CC1W
I
CC2W
I
CC1B
I
CC2B
I
CC3
I
CC4
参数
高电平输入电压
低电平输入电压
高电平输出电压
低电平输出电压
输入电流
输出电流在关断状态
字操作（ 16位）
主动电源电流
（交流， TTL电平）
操作字节（ 8位）
主动电源电流
（交流， TTL电平）
待机电流
（大= - 40 85°C ， VCC = 1.8V 2.7V ，除非另有说明）
条件
范围
民
0.7× Vcc的
-0.2*
I
OH
= -0.1mA
I
OL
= 0.1毫安
V
I
= 0 Vcc的
BC1和BC2 = V
IH
或S = V
IH
or
OE = V
IH ，
V
I / O
= 0 Vcc的
BC1和BC2 = V
白细胞介素，
S = V
IL
其它输入= V
IH
或V
IL
输出开（占空比100 ％ ）
1.6
0.2
±1
±1
民
周期
1MHz
15
7
10
5
25
10
15
8
4
2
0.3
典型值
最大
0.4
单位
VCC + 0.2V V
V
V
V
A
A
mA
mA
mA
mA
A
A
mA
民
（ BC1 = V
IH
和BC2 = V
IL
）或（ BC1 = V
IL
和周期
BC2 = V
IH
)
,
S = V
白细胞介素，
其它输入= V
IH
或V
IL
1MHz
输出开（占空比100 ％ ）
1 ） S≥Vcc - 0.2V ，其他输入= 0 Vcc的
2 ） BC1和BC2
≥Vcc-0.2V,S≤0.2V,
其他输入= 0 Vcc的
BC1和BC2 = V
IH
或S = V
IH
,
其他输入= 0 Vcc的
-LI
嗨
待机电流
* -1.0V的情况下交流（脉冲宽度
≤
为30ns ）
电容
符号
C
I
C
O
（大= - 40 85°C ， VCC = 1.8V 2.7V ，除非另有说明）
参数
条件
V
I
= GND ，V
i
= 25mVrms ， F = 1MHz的
V
O
= GND ，V
o
= 25mVrms ， F = 1MHz的
民
范围
典型值
最大
6
10
单位
pF
pF
输入电容
输出电容
注1 ：方向为电流流入到一个集成电路是正的（无标记） 。
注2 ：典型值是VCC = 2.0V ，TA = 25℃
注3 ：C
I
,C
O
是周期性采样，不100 ％测试。
8月1日。 1998年
三菱
电
3
三菱的LSI
M5M51R16AWG -10LI ， -12LI ， -15LI ，
-10HI ， -12HI ， -15HI
1048576 - BIT （ 65536 - WORD 16位） CMOS静态RAM
AC电气特性
（大= - 40 85°C ， VCC = 1.8V 2.7V ，除非另有说明）
（1）测定条件
输入脉冲电平 V
IH
= 0.7× VCC + 0.2V ，V
IL
= 0.2V
1 TTL
输入上升和下降时间为5ns
参考电平 V
OH
= 0.9V, V
OL
= 0.9V
DQ
输出负载图1 ，C
L
= 30pF的
C
L
= 5pF的（对
t
EN ，
t
DIS ）
转变是从稳定的测量± 200mV的
态电压。 （为
t
EN ，
t
DIS ）
C
L
（包括适用范围
和JIG ）
图1输出负载
（ 2 ）读周期
范围
符号
参数
读周期时间
地址访问时间
芯片选择访问时间
BC1访问时间
BC2访问时间
输出启用访问时间
之后的高输出禁止时间
后BC1高输出禁止时间
之后BC2高输出禁止时间
OE高后输出禁止时间
之后的低输出使能时间
输出使能后BC1低电平时间
输出使能后， BC2低的时间
OE后低输出使能时间
地址更改后的数据有效时间
-10LI,-10HI
民
最大
100
100
100
100
100
50
35
35
35
35
10
10
10
5
10
-12LI,-12HI
民
最大
120
120
120
120
120
60
40
40
40
40
10
10
10
5
10
-15LI,-15HI
民
最大
150
150
150
150
150
75
50
50
50
50
10
10
10
5
10
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
t
CR
t
a(A)
t
A（ S）
t
a(BC1)
t
a(BC2)
t
一个（OE）
t
DIS （S ）
t
dis(BC1)
t
dis(BC2)
t
DIS （ OE ）
t
烯（S ）
t
en(BC1)
t
en(BC2)
t
EN（ OE ）
t
V
(A)
（ 3 ）写周期
范围
符号
参数
写周期时间
把脉冲宽度
地址建立时间
地址设置时间就为W
BC1建立时间
BC2建立时间
芯片选择成立时间
数据建立时间
数据保持时间
写恢复时间
后W低输出禁止时间
OE高后输出禁止时间
输出使能后， W高时间
OE后低输出使能时间
输出使能后BC1低电平时间
输出使能后， BC2低的时间
-10LI,-10HI
民
最大
100
75
0
85
85
85
85
50
0
0
35
35
5
5
10
10
5
5
10
10
-12LI,-12HI
民
最大
120
85
0
100
100
100
100
55
0
0
40
40
-15LI,-15HI
民
最大
150
100
0
120
120
120
120
60
0
0
50
50
5
5
10
10
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
t
CW
t
w(W)
t
SU（ A）
t
SU（ A- WH ）
t
su(BC1)
t
su(BC2)
t
SU（ S）
t
SU（ D）
t
H（ D）
t
REC （ W）
t
DIS （ W）
t
DIS （ OE ）
t
EN（ W）
t
EN（ OE ）
t
en(BC1)
t
en(BC2)
8月1日。 1998年
三菱
电
4
三菱的LSI
M5M51R16AWG -10LI ， -12LI ， -15LI ，
-10HI ， -12HI ， -15HI
1048576 - BIT （ 65536 - WORD 16位） CMOS静态RAM
（ 4 ）时序图
读周期
t
CR
A 0~15
t
a(A)
t
一（ BC1 ）或
t
a(BC2)
（注4 ）
t
V（A）
BC1和/或BC2
t
DIS （ BC1 ）或
t
dis(BC2)
t
A（ S）
（注4 ）
S
（注4 ）
t
一个（OE）
t
EN（ OE ）
t
DIS （S ）
（注4 ）
OE
（注4 ）
t
en(BC1)
t
en(BC2)
t
烯（S ）
t
DIS （ OE ）
数据有效
（注4 ）
DQ1~16
W = "H"水平
写循环（W控制模式）
t
CW
A 0~15
t
SU（ BC1 ）或
t
su(BC2)
BC1和/或BC2
（注4 ）
（注4 ）
S
（注4 ）
t
SU（ S）
（注4 ）
t
SU（ A- WH ）
OE
t
SU（ A）
W
t
DIS （ W）
t
DIS （ OE ）
DATA IN
t
w(W)
t
REC （ W）
t
EN（ OE ）
t
EN（ W）
DQ1~16
稳定
t
SU（ D）
8月1日。 1998年
三菱
电
t
H（ D）
5
QQ：2880707522 复制
