M5M51016BTP,RT-12VL,
-12VLL
1048576 - BIT （ 65536 - WORD 16位） CMOS静态RAM
1048576 - BIT （ 65536 - WORD 16位） CMOS静态RAM
描述
该M5M51016BTP ， RT是1048576位CMOS静态RAM
由16位这是用捏造组织为65536字
高性能三重多晶硅CMOS技术。利用
电阻负载NMOS的细胞和CMOS外围结果在高
密度和低功耗静态RAM 。
它们是低的待机电流和低工作电流和理想
对于电池备份应用程序。
该M5M51016BTP ， RT被封装在一个44引脚薄型小
外形封装这是一种高可靠性，高密度表面
安装器件（SMD ） 。有两种类型的设备。
M5M51016BTP （普通导线弯曲式封装） ， M5M51016BRT
（反向弯曲引线型封装） 。使用这两种类型的设备，它
变得很容易设计的印刷电路板。
三菱的LSI
三菱的LSI
1997年7月9日
引脚配置（顶视图）
NC
A
12
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
0
芯片选择
输入
CS
1
2
3
4
5
6
7
8
44
43
42
41
40
39
38
37
NC
BC
1
BC
2
A
14
A
15
A
13
W
A
8
A
9
A
11
字节
控制
输入
地址
输入
写
控制
输入
地址
输入
地址
输入
M5M51016BTP
9
10
11
12
13
14
15
16
17
18
19
20
21
22
36
35
34
33
32
31
30
29
28
27
26
25
24
23
特点
电源电流
型号名称
存取时间
（最大）
(0V)GND
OUTPUT ENABLE
输入
活跃
（最大）
待用
（最大）
60A
(V
CC
= 3.6V)
M5M51016BTP,RT-12VL
120ns
12mA
(1MHz)
M5M51016BTP,RT-12VLL
120ns
12A
(V
CC
= 3.6V)
0.3A
(V
CC
= 3.0V,
典型值）
数据
输入/
输出
单+ 3.0V电源
低待机电流0.3μA （ TYP。）
直接TTL兼容：所有输入和输出
易内存扩展和功率下降CS ，BC
1
BC &
2
在+ 2V电源数据保持
三态输出：或领带的能力
OE防止数据争用的I / O总线
通用数据的I / O
包
M5M51016BTP ， RT .............................. 44针400mil TSOP （ II ）
OE
NC
DQ
1
DQ
2
DQ
3
DQ
4
DQ
5
DQ
6
DQ
7
DQ
8
A
10
GND(0V)
NC
DQ
16
DQ
15
DQ
14
DQ
13
数据
输入/
DQ
12
输出
DQ
11
DQ
10
DQ
9
V
CC
(5V)
大纲44P3W - H（ 400mil TSOP普通弯）
应用
小容量的存储单元
NC
字节
BC
1
控制
输入
BC
2
A
14
地址
输入
A
15
A
13
写
控制
W
输入
A
8
A
9
地址
输入
A
11
A
10
(0V)GND
NC
DQ
16
DQ
15
DQ
14
数据
DQ
13
输入/
输出
DQ
12
DQ
11
DQ
10
DQ
9
44
43
42
41
40
39
38
37
1
2
3
4
5
6
7
8
36
35
34
33
32
31
30
29
28
27
26
25
24
9
10
11
12
13
14
15
16
17
18
19
20
21
22
(5V)V
CC 23
NC
A
12
A
7
A
6
A
5
地址
A
4
输入
A
3
A
2
A
1
A
0
CS
芯片选择
输入
GND(0V)
OE
OUTPUT ENABLE
输入
NC
DQ
1
DQ
2
DQ
3
DQ
4
数据
输入/
DQ
5
输出
DQ
6
DQ
7
DQ
8
大纲44P3W - J （ 400mil TSOP反向弯曲）
NC ：无连接
M5M51016BRT
三菱
电
1
1997年7月9日
三菱的LSI
M5M51016BTP,RT-12VL,
-12VLL
1048576 - BIT （ 65536 - WORD 16位） CMOS静态RAM
功能
该M5M51016B系列的操作模式是通过确定
设备控制输入BC的组合
1
，BC
2
，CS， W和
OE 。每个模式被概括在表的功能。
写周期执行每当低水平W和重叠
低电平公元前
1
和/或BC
2
和高电平的CS 。地址
必须被设置在写周期之前和期间必须是稳定的
整个循环。
该数据被锁存到细胞上的W， BC的后缘
1
，BC
2
或者CS ，以先到为准，要求的建立和保持时间
相对于这些边缘被保持。输出使能输入
OE直接控制输出级。设置OE在一个较高的
级，输出级处于高阻抗状态，并在
在写周期数据总线争用问题被消除。
读周期由在高电平和OE在一个设定W执行
较低的水平，而BC
1
和/或BC
2
和CS处于活动状态。
（BC
1
和/或BC
2
= L时， CS = H）的
当设置BC
1
在一个较高的水平和其他引脚处于
激活状态时，上部字节是一个可选模式，其中两个
读写使能，和低字节是一个
设置BC时不可选mode.And
2
在一个较高的水平和
其它引脚处于活动状态时，较低的字节是在一个可选择的
模式和上 - 字节处于非选择的模式。
当设置BC
1
和BC
2
在高电平或CS处于低电平，
该芯片是一个非可选模式，在其中读取和
写作是禁用的。
在这种模式下，输出级处于高阻抗状态，
允许或领带与其他芯片和内存扩展到公元前
1
,
BC
2
和CS 。电源电流降低为低的
待机被指定为I电流
CC3
还是我
CC4
和存储器
数据可以在+ 2V的电源来保持，从而使备用电池
在powerfailure或断电操作期间操作
未选择的模式。
DQ
1
~
8
DQ
9
~
16
I
CC
CS BC
1
BC
2
W OE
模式
L
X X X X
非选择
高-Z高阻待机
X
H H X X
非选择
高-Z高阻待机
DIN
活跃
H
H L
L
X
高字节写
高-Z
H
H L
H L
上部字节读
高-Z
DOUT
活跃
H
H L
H H
高-Z高阻活动
H
L
H L
X
低字节写
DIN
高阻ACTIVE
H
L
高高低
低字节读
DOUT
高阻ACTIVE
L
H H H
高-Z高阻活动
H
DIN
DIN
H
L
L
L
X字写
活跃
H
L
L
H L字读的Dout
DOUT
活跃
L
L
H H
高-Z高阻活动
H
（高Z =高阻抗）
框图
输出缓冲器
A
1
9
A3 7
A6 4
A7 3
A12 2
A14 41
A1540
A13 39
A8 37
地址
输入
A9 36
感测放大器。
15 DQ1
16 DQ2
17 DQ3
18 DQ4
19 DQ5
20 DQ6
21 DQ7
22 DQ8
感测放大器。
24 DQ9
25 DQ10
26 DQ11
27 DQ12
28 DQ13
29 DQ14
30 DQ15
31 DQ16
数据
输入/
输出
地址输入
卜FF器
行解码器
65536字X16 BITS
（ 1024行
X 256列
×4块）
地址
输入
卜FF器
A4 6
A2 8
A5 5
地址
输入
卜FF器
块
解码器
COLUMN
解码器
A0 10
A10 34
A11 35
芯片选择
输入
字节
控制
输入
CS 11
BC1 43
BC2 42
时钟
发电机
输入
数据
控制
输入
数据
控制
输出缓冲器
23的Vcc
33 GND （0V）
12 GND （0V）
写控制W
38
输入
输出使能OE 13
输入
三菱
电
2
1997年7月9日
三菱的LSI
M5M51016BTP,RT-12VL,
-12VLL
1048576 - BIT （ 65536 - WORD 16位） CMOS静态RAM
绝对最大额定值
符号
VCC
V
I
V
O
P
d
T
OPR
T
英镑
参数
电源电压
输入电压
输出电压
功耗
工作温度
储存温度
条件
相对于GND
Ta=25
C
o
评级
– 0.3 ~ 4.6
- 0.3 * VCC + 0.3
0 Vcc的
1
0 ~ 70
– 65 ~ 150
单位
V
V
V
o
W
C
o
C
* -3.0V的情况下交流（脉冲宽度
＆ LT ;
为50ns ）
DC电气特性
（大= 0 70
C
， Vcc的= 2.7V 3.6V，除非另有说明）
符号
V
IH
V
IL
V
OH1
V
OH2
V
OL
I
I
I
O
I
CC1W
I
CC2W
I
CC1B
I
CC2B
参数
高电平输入电压
低电平输入电压
高电平输出电压1
高电平输出电压2
低电平输出电压
输入电流
输出电流在关断状态
字操作（ 16位）
主动电源电流
（交流， TTL电平）
操作字节（ 8位）
主动电源电流
（交流， TTL电平）
I
OH
= - 1毫安
I
OH
= - 0.1毫安
I
OL
= 2毫安
V
I
= 0 Vcc的
BC
1
和BC
2
= V
IH
或CS = V
IL
or
OE = V
IH
, V
I / O
= 0 Vcc的
BC
1
和BC
2
= V
IL
， CS = V
IH
其它输入= V
IH
或V
IL
输出开（占空比100 ％ ）
（BC
1
= V
IH
和BC
2
= V
IL
)
或（ BC
1
= V
IL
和BC
2
= V
IH
),
CS = V
IH
其它输入= V
IH
或V
IL
输出开（占空比100 ％ ）
1 ） CS
＆ LT ;
0.2V ，其他输入= 0
~
VCC
2 ） BC
1
，BC
2
＆ GT ;
VCC - 0.2V ，
CS
＆ GT ;
VCC - 0.2V
其他输入= 0
~
VCC
BC
1
和BC
2
= V
IH
或CS = V
IL
,
其他输入= 0
~
VCC
民
周期
1MHz
民
周期
1MHz
o
测试条件
民
2.0
– 0.3*
2.4
Vcc–0.5V
范围
典型值
最大
Vcc+0.3V
单位
V
V
V
V
V
A
A
mA
mA
mA
mA
A
A
mA
0.6
0.4
+
_1
+
_1
55
12
35
10
60
12
0.33
-VL
-VLL
I
CC3
待机电流
I
CC4
待机电流
* -3.0V的情况下交流（脉冲宽度
＆ LT ;
为30ns ）
电容
（大= 0 70
C
， Vcc的= 2.7V 3.6V，除非另有说明）
o
符号
C
I
C
IBC
C
O
参数
输入电容（BC除外
1
，BC
2
)
输入电容（BC
1
，BC
2
)
输出电容
测试条件
V
I
= GND ，V
I
= 25mVrms ， F = 1MHz的
V
I
= GND ，V
I
= 25mVrms ， F = 1MHz的
V
O
= GND ，V
O
= 25mVrms ， F = 1MHz的
民
范围
典型值
最大
6
9
8
单位
pF
pF
pF
注1 ：方向为电流流入到一个集成电路是正的（无标记） 。
o
2 ：典型值是VCC = 3.3V ，TA = 25℃
三菱
电
3
1997年7月9日
三菱的LSI
M5M51016BTP,RT-12VL,
-12VLL
1048576 - BIT （ 65536 - WORD 16位） CMOS静态RAM
AC电气特性
（大= 0 70
C
, V
CC
= 2.7V 3.6V，除非另有说明）
o
（1）测定条件
输入脉冲电平...................... V
IH
= 2.2V, V
IL
= 0.4V
输入上升和下降时间为5ns ..............
参考电平........................ V
OH
= 1.5V, V
OL
= 1.5V
输出负载............................图1 ，C
L
= 30pF的
C
L
= 5pF的（对于T
en
, t
DIS
)
+
过渡测_为500mV从稳定
态电压。 （对于T
en
, t
DIS
)
1TTL
DQ
C
L
（包括适用范围
和JIG ）
图1输出负载
（ 2 ）读周期
范围
符号
参数
M5M51016B
-12VL,-12VLL
民
典型值
最大
120
120
120
120
120
60
40
40
40
40
10
10
10
5
10
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
t
CR
t
a(A)
t
a(BC1)
t
a(BC2)
t
一（CS）的
t
一个（OE）
t
dis(BC1)
t
dis(BC2)
t
DIS （ CS ）
t
DIS （ OE ）
t
en(BC1)
t
en(BC2)
t
EN（ CS ）
t
EN（ OE ）
t
V（A）
读周期时间
地址访问时间
字节1控制访问时间
字节2控制访问时间
芯片选择访问时间
输出启用访问时间
输出禁止时间后，公元前
1
高
输出禁止时间后，公元前
2
高
之后， CS为低电平输出禁止时间
OE高后输出禁止时间
公元前后的输出使能时间
1
低
公元前后的输出使能时间
2
低
之后， CS高输出使能时间
OE后低输出使能时间
地址后，数据的有效时间
（ 3 ）写周期
范围
M5M51016B
-12VL,-12VLL
最大
民
典型值
120
85
0
100
100
100
100
45
0
0
40
40
5
5
符号
参数
单位
t
CW
t
w(W)
t
SU（ A）
t
SU（ A- WH ）
t
su(BC1)
t
SU（ BC2 ）
t
SU（ CS ）
t
SU（ D）
t
H（ D）
t
REC （ W）
t
DIS （ W）
t
DIS （ OE ）
t
EN（ W）
t
EN（ OE ）
写周期时间
把脉冲宽度
地址建立时间
地址设置时间就为W
控制字节1建立时间
字节控制2建立时间
芯片选择成立时间
数据建立时间
数据保持时间
写恢复时间
与W的低输出禁止时间
从OE高输出禁止时间
输出使能与W的时候
从OE低输出使能时间
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
三菱
电
4
1997年7月9日
三菱的LSI
M5M51016BTP,RT-12VL,
-12VLL
1048576 - BIT （ 65536 - WORD 16位） CMOS静态RAM
（ 4 ）时序图
读周期
t
CR
A
0
~
15
t
a(A)
t
一（ BC1 ）或
t
一（ BC2 ）
（注3）
（注3）
t
V（A）
BC
1
和/或BC
2
t
DIS （ BC1 ）
or
t
DIS （ BC2 ）
CS
（注3）
t
一（CS）的
t
一个（OE）
t
EN（ OE ）
t
DIS （ CS ）
（注3）
OE
（注3）
t
EN（ BC1 ）
t
EN（ BC2 ）
t
EN（ CS ）
t
DIS （ OE ）
（注3）
DQ
1
~
16
W = "H"水平
数据有效
写循环（W控制模式）
t
CW
A
0
~
15
t
SU（ BC1 ）或
t
SU（ BC2 ）
BC
1
和/或BC
2
（注3）
（注3）
CS
（注3）
t
SU（ CS ）
（注3）
t
SU（ A- WH ）
OE
t
SU（ A）
W
t
w (W)
t
REC （ W）
t
DIS （ W）
t
DIS （ OE ）
DQ
1
~
16
t
EN（ W）
DATA IN
稳定
t
SU（ D）
t
H（ D）
t
EN（ OE ）
三菱
电
5
QQ：2881677436 复制
