SDRAM ( Rev.0.2 )
Jan'97
初步
三菱的LSI
M5M4V64S20ATP -8 ,-10, -12
64M ( 4 - X银行4194304 -字×4位)同步DRAM
初步
有些内容如有变更,恕不另行通知。
描述
该M5M4V64S20ATP是4 X银行4194304字×4位
同步DRAM ,与LVTTL接口。所有的输入和
输出被引用到CLK的上升沿。该
M5M4V64S20ATP实现了非常高速的数据传输速率可达
125MHz的,并适用于主存储器或图形存储器
在计算机系统中。
VDD
NC
VDDQ
NC
DQ0
VSSQ
NC
NC
VDDQ
NC
DQ1
VSSQ
NC
VDD
NC
/ WE
/ CAS
/ RAS
/ CS
BA0(A13)
BA1(A12)
A10
A0
A1
A2
A3
VDD
引脚配置
( TOP VIEW )
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
VSS
NC
VSSQ
NC
DQ3
VDDQ
NC
NC
VSSQ
NC
DQ2
VDDQ
NC
VSS
NC (VREF )
DQM
CLK
CKE
NC
A11
A9
A8
A7
A6
A5
A4
VSS
特点
- 单3.3V ± 0.3V电源
- 时钟频率为125MHz / 100MHz的/ 83MHz的
- 完全同步操作参考时钟上升沿
- 由BA0控制的4个银行操作, BA1 (银行地址)
- / CAS延时: 2/3 (可编程)
- 突发长度 - 1/2/4/8 (可编程)
- 突发类型 - 顺序/交错(可编程)
- 列存取 - 随机
- 自动预充电/所有银行预充电用A10的控制
- 自动刷新和自刷新
- 4096刷新周期/ 64ms的
- 列地址A0 -A9
- LVTTL接口
- 400万, 54引脚薄型小尺寸封装( TSOP II )与
0.8毫米引线间距
马克斯。
频率
M5M4V64S20ATP-8
M5M4V64S20ATP-10
M5M4V64S20ATP-12
125MHz
100MHz
83MHz
CLK访问
时间
6ns
8ns
8ns
CLK
CKE
/ CS
/ RAS
/ CAS
/ WE
DQ0-3
DQM
A0-11
BA0,1
VDD
VDDQ
VSS
VSSQ
:主时钟
:时钟使能
:片选
:行地址选通
:列地址选通
:写使能
:数据I / O
:输出禁用/写屏蔽
:地址输入
:银行地址
:电源
:电源的输出
:地面
:接地输出
400mil 54pin TSOP (II)的
三菱电机
1
SDRAM ( Rev.0.2 )
Jan'97
初步
三菱的LSI
M5M4V64S20ATP -8 ,-10, -12
64M ( 4 - X银行4194304 -字×4位)同步DRAM
框图
DQ0-7(0-3)
I / O缓冲器
内存阵列内存阵列内存阵列内存阵列
银行# 0
银行# 1
银行# 2
银行# 3
模式
注册
控制电路
地址缓冲器
时钟缓冲器
控制信号缓冲
A0-11 BA0,1
/ CS / RAS / CAS / WE DQM
CLK
CKE
型号代码
此规则仅应用于同步DRAM的家庭。
M 5M 4 V 64号第3 0 A TP - 8
周期时间8 (分钟) :为8ns , 10:为10ns , 12:为12ns
封装类型TP : TSOP ( II )
程世代
功能0 :随机列, 1 : 2N -规则
组织的2n 2: 4倍,3: ×8 ,4: x16的
同步DRAM
密度64 : 64M位
接口S: SSTL ,V : LVTTL
内存式( DRAM )
使用,推荐工作条件等
三菱主名称
三菱电机
2
SDRAM ( Rev.0.2 )
Jan'97
初步
三菱的LSI
M5M4V64S20ATP -8 ,-10, -12
64M ( 4 - X银行4194304 -字×4位)同步DRAM
引脚功能
CLK
输入
主时钟:所有其他输入参考CLK的上升沿。
时钟使能: CKE控制的内部时钟。当CKE为低,内部时钟
对于下一个周期就停止。 CKE也可以用来选择自动/自
刷新。之后,开始自刷新模式时, CKE变成异步
输入。只要CKE是低自刷新保持。
芯片选择:当/ CS为高电平时,任何命令意味着任何操作。
的RAS /组合, / CAS , /我们定义了基本的命令。
A0-11与BA0,1一起指定行/列地址。该
行地址由A0-11规定。该列地址被指定
A0-9 ( X4 ) , A0-8 ( X8 ) 。 A10也被用于指示预充电选项。当
A10是高在一个读/写命令时,自动预充电被执行。
当A10为高电平时预充电命令,所有银行都预充电。
银行地址: BA0,1指定四家银行之一,它的命令是
应用。 BA0,1必须ACT , PRE ,读来设置,写入命令。
数据在与数据输出被引用到CLK的上升沿。
嚣面膜/输出禁止:当DQM是高突发写入,DIN为
当前周期被屏蔽。当DQM是高突发读取, Dout为禁用
在下一但一个周期。
电源,用于在存储器阵列和外围电路。
VDDQ和VSSQ被提供给唯一的输出缓冲器。
CKE
输入
/ CS
/ RAS , / CAS , / WE
输入
输入
A0-11
输入
BA0,1
DQ0-7 (0-3)
DQM
VDD , VSS
VDDQ , VSSQ
输入
输入/输出
输入
电源
电源
三菱电机
3
SDRAM ( Rev.0.2 )
Jan'97
初步
三菱的LSI
M5M4V64S20ATP -8 ,-10, -12
64M ( 4 - X银行4194304 -字×4位)同步DRAM
基本功能
该M5M4V64S20ATP提供了基本的功能,银行(行)激活,突发读取/写入,银行(行)
预充电和自动/自刷新。
每一个命令是由/ RAS , / CAS控制信号在CLK上升沿定义和/ WE 。除了3
信号/ CS , CKE和A10被用作芯片选择,刷新选项,和预充电的选项,分别。
要知道命令的详细定义,请参见命令真值表。
CLK
/ CS
/ RAS
/ CAS
/ WE
CKE
A10
芯片选择: L =选择, H =取消
命令
命令
命令
刷新选项@refresh命令
预充电选@precharge或读/写命令
定义基本命令
激活( ACT ) [ / RAS = L , / CAS = / WE = H]
ACT命令激活一排由BA表示闲置银行。
读(READ ) [ / RAS = H , / CAS = L , / WE = H]
READ命令启动突发由BA表示当前银行读取。第一个输出数据出现后,
/ CAS延迟。当A10 = H在此命令中,该行正在读破灭后关闭(自动预充电,
READA ) 。
写( WRITE) [ / RAS = H, / CAS = / WE = L]
写命令启动突发写入由广管局表示活动的银行。总数据长度被写入是
由突发长度设置。当A10 = H在此命令中,银行突发写入(后自动被停用
预充电,
WRITEA ) 。
预充电(PRE ) / RAS = L , / CAS = H, / WE = L]
PRE命令将停用由BA表示活动的银行。该命令还可以终止突发读取/
写操作。当A10 = H在此命令中,两家银行被停用(全部预充电,
PREA ) 。
自动刷新( REFA ) [ / RAS = / CAS = L , / WE = CKE = H ]
REFA命令启动自动刷新周期。刷新地址包括银行地址生成接口
应受。该命令后,银行会自动预充电。
三菱电机
4
SDRAM ( Rev.0.2 )
Jan'97
初步
三菱的LSI
M5M4V64S20ATP -8 ,-10, -12
64M ( 4 - X银行4194304 -字×4位)同步DRAM
命令真值表
命令
DESELECT
无操作
行地址输入&
银行激活
单个组预充电
预充电所有银行
列地址条目
&放大器;写
列地址条目
&写有汽车式
预充电
列地址条目
&放大器;读
列地址条目
&阅读与自动 -
预充电
自动刷新
自刷新进入
自刷新退出
BURST TERMINATE
模式寄存器设置
READA
REFA
REFS
REFSX
TERM
太太
H
H
H
L
L
H
H
X
H
L
H
H
X
X
L
L
L
H
L
L
L
H
L
L
X
H
H
L
L
L
L
X
H
H
L
H
H
H
X
H
L
L
V
X
X
X
X
X
L
X
X
X
X
X
X
L
H
X
X
X
X
X
L
V
X
X
X
X
X
V*1
助记符
DESEL
NOP
法案
PRE
PREA
写
CKE
n-1
H
H
H
H
H
H
CKE
n
X
X
X
X
X
X
/ CS
H
L
L
L
L
L
/ RAS / CAS
X
H
L
L
L
H
X
H
H
H
H
L
/ WE
X
H
H
L
L
L
BA0,1
X
X
V
V
X
V
A11
X
X
V
X
X
X
A10
X
X
V
L
H
L
A0-9
X
X
V
X
X
V
WRITEA
H
X
L
H
L
L
V
X
H
V
读
H
X
L
H
L
H
V
X
L
V
H =高电平, L =低的水平, V =有效, X =无所谓, N = CLK周期数
注意:
1. A7 -A9 = 0 , A0 - A6 =模式地址
三菱电机
5
三菱的LSI
SDRAM ( Rev.1.3 )
Mar98
M5M4V64S20ATP -8A , -8L , -8 , -10L , -10
64M ( 4 - X银行4194304 -字×4位)同步DRAM
有些内容如有变更,恕不另行通知。
描述
该M5M4V64S20ATP是4 X银行4194304字×4位
同步DRAM ,与LVTTL接口。所有的输入和
输出被引用到CLK的上升沿。该
M5M4V64S20ATP实现了非常高速的数据传输速率可达
125MHz的,并适用于主存储器或图形存储器
在计算机系统中。
VDD
NC
VDDQ
NC
DQ0
VSSQ
NC
NC
VDDQ
NC
DQ1
VSSQ
NC
VDD
NC
/ WE
/ CAS
/ RAS
/ CS
BA0(A13)
BA1(A12)
A10
A0
A1
A2
A3
VDD
引脚配置
( TOP VIEW )
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
VSS
NC
VSSQ
NC
DQ3
VDDQ
NC
NC
VSSQ
NC
DQ2
VDDQ
NC
VSS
NC
DQM
CLK
CKE
NC
A11
A9
A8
A7
A6
A5
A4
VSS
特点
- 单3.3V ± 0.3V电源
- 时钟频率为125MHz / 100MHz的
- 完全同步操作参考时钟上升沿
- 由BA0控制的4个银行操作, BA1 (银行地址)
- / CAS延时: 2/3 (可编程)
- 突发长度 - 1/2/ 4/8 /全页(可编程)
- 突发类型 - 顺序/交错(可编程)
- 列存取 - 随机
- 突发写入/单个写(可编程)
- 自动预充电/所有银行预充电用A10的控制
- 自动刷新和自刷新
- 4096刷新周期/ 64ms的
- 列地址A0 -A9
- LVTTL接口
- 400万, 54引脚薄型小尺寸封装( TSOP II )与
0.8毫米引线间距
马克斯。
频率
M5M4V64S30ATP-8A
M5M4V64S30ATP-8
M5M4V64S30ATP-10
125MHz
100MHz
100MHz
CLK访问
时间
6ns
6ns
8ns
CLK
CKE
/ CS
/ RAS
/ CAS
/ WE
DQ0-3
DQM
A0-11
BA0,1
VDD
VDDQ
VSS
VSSQ
:主时钟
:时钟使能
:片选
:行地址选通
:列地址选通
:写使能
:数据I / O
:输出禁用/写屏蔽
:地址输入
:银行地址
:电源
:电源的输出
:地面
:接地输出
400mil 54pin TSOP (II)的
三菱电机
1
三菱的LSI
SDRAM ( Rev.1.3 )
Mar98
M5M4V64S20ATP -8A , -8L , -8 , -10L , -10
64M ( 4 - X银行4194304 -字×4位)同步DRAM
DQ0-3
框图
I / O缓冲器
内存阵列内存阵列内存阵列内存阵列
银行# 0
银行# 1
银行# 2
银行# 3
模式
注册
控制电路
地址缓冲器
时钟缓冲器
控制信号缓冲
A0-11 BA0,1
/ CS / RAS / CAS / WE DQM
CLK
CKE
型号代码
此规则仅应用于同步DRAM的家庭。
M 5M 4 V 64 S 2 0 A TP - 8
访问项目
封装类型TP : TSOP ( II )
程世代
功能0 :随机列, 1 : 2N -规则
组织的2n 2: 4倍,3: ×8 ,4: x16的
同步DRAM
密度64 : 64M位
接口S: SSTL ,V : LVTTL
内存式( DRAM )
使用,推荐工作条件等
三菱主名称
三菱电机
2
三菱的LSI
SDRAM ( Rev.1.3 )
Mar98
M5M4V64S20ATP -8A , -8L , -8 , -10L , -10
64M ( 4 - X银行4194304 -字×4位)同步DRAM
引脚功能
CLK
输入
主时钟:所有其他输入参考CLK的上升沿。
时钟使能: CKE控制的内部时钟。当CKE为低,内部时钟
对于下一个周期就停止。 CKE也可以用来选择自动/自
刷新。之后,开始自刷新模式时, CKE变成异步
输入。只要CKE是低自刷新保持。
/ CS
/ RAS , / CAS , / WE
输入
输入
芯片选择:当/ CS为高电平时,任何命令意味着任何操作。
的RAS /组合, / CAS , /我们定义了基本的命令。
A0-11与BA0,1一起指定行/列地址。该
行地址由A0-11规定。该列地址被指定
A0-9 。 A10也被用于指示预充电选项。当
A10是高在一个读/写命令时,自动预充电被执行。
当A10为高电平时预充电命令,所有银行都预充电。
BA0,1
DQ0-3
DQM
VDD , VSS
VDDQ , VSSQ
输入
输入/输出
输入
电源
电源
银行地址: BA0,1指定四家银行之一,它的命令是
应用。 BA0,1必须ACT , PRE ,读来设置,写入命令。
数据在与数据输出被引用到CLK的上升沿。
嚣面膜/输出禁止:当DQM是高突发写入,DIN为
当前周期被屏蔽。当DQM是高突发读取,
Dout的下一个,但一个周期禁用。
电源,用于在存储器阵列和外围电路。
VDDQ和VSSQ被提供给唯一的输出缓冲器。
CKE
输入
A0-11
输入
三菱电机
3
三菱的LSI
SDRAM ( Rev.1.3 )
Mar98
M5M4V64S20ATP -8A , -8L , -8 , -10L , -10
64M ( 4 - X银行4194304 -字×4位)同步DRAM
基本功能
该M5M4V64S20ATP提供了基本的功能,银行(行)激活,突发读取/写入,银行(行)
预充电和自动/自刷新。
每一个命令是由/ RAS , / CAS控制信号在CLK上升沿定义和/ WE 。除了3
信号/ CS , CKE和A10被用作芯片选择,刷新选项,和预充电的选项,分别。
要知道命令的详细定义,请参见命令真值表。
CLK
/ CS
/ RAS
/ CAS
/ WE
CKE
A10
芯片选择: L =选择, H =取消
命令
命令
命令
刷新选项@refresh命令
预充电选@precharge或读/写命令
定义基本命令
激活( ACT ) [ / RAS = L , / CAS = / WE = H]
ACT命令激活一排由BA表示闲置银行。
读(READ ) [ / RAS = H , / CAS = L , / WE = H]
READ命令启动突发由BA表示当前银行读取。第一个输出数据出现后,
/ CAS延迟。当A10 = H在此命令中,该行正在读破灭后关闭(自动预充电,
READA ) 。
写( WRITE) [ / RAS = H, / CAS = / WE = L]
写命令启动突发写入由广管局表示活动的银行。总数据长度被写入是
由突发长度设置。当A10 = H在此命令中,银行突发写入(后自动被停用
预充电,
WRITEA ) 。
预充电(PRE ) / RAS = L , / CAS = H, / WE = L]
PRE命令将停用由BA表示活动的银行。该命令还可以终止突发读取/
写操作。当A10 = H在此命令中,两家银行被停用(全部预充电,
PREA ) 。
自动刷新( REFA ) [ / RAS = / CAS = L , / WE = CKE = H ]
REFA命令启动自动刷新周期。刷新地址包括银行地址生成接口
应受。该命令后,银行会自动预充电。
三菱电机
4
三菱的LSI
SDRAM ( Rev.1.3 )
Mar98
M5M4V64S20ATP -8A , -8L , -8 , -10L , -10
64M ( 4 - X银行4194304 -字×4位)同步DRAM
命令真值表
命令
DESELECT
无操作
行地址输入&
银行激活
单个组预充电
预充电所有银行
列地址条目
&放大器;写
列地址条目
&写有汽车式
预充电
列地址条目
&放大器;读
列地址条目
&阅读与自动 -
预充电
自动刷新
自刷新进入
自刷新退出
BURST TERMINATE
模式寄存器设置
助记符
DESEL
NOP
法案
PRE
PREA
写
CKE
n-1
H
H
H
H
H
H
CKE
n
X
X
X
X
X
X
/ CS
H
L
L
L
L
L
/ RAS / CAS
X
H
L
L
L
H
X
H
H
H
H
L
/ WE
X
H
H
L
L
L
BA0,1
X
X
V
V
X
V
A11
X
X
V
X
X
X
A10
X
X
V
L
H
L
A0-9
X
X
V
X
X
V
WRITEA
H
X
L
H
L
L
V
X
H
V
读
H
X
L
H
L
H
V
X
L
V
READA
REFA
REFS
REFSX
TBST
太太
H
H
H
L
L
H
H
X
H
L
H
H
X
X
L
L
L
H
L
L
L
H
L
L
X
H
H
L
L
L
L
X
H
H
L
H
H
H
X
H
L
L
V
X
X
X
X
X
L
X
X
X
X
X
X
L
H
X
X
X
X
X
L
V
X
X
X
X
X
V*1
H =高电平, L =低的水平, V =有效, X =无所谓, N = CLK周期数
注意:
1. A7 -A9 = 0 , A0 - A6 =模式地址
三菱电机
5