M50LPW116
16兆位（2MB ×8 ，引导块）
3V电源低引脚数闪存
初步数据
s
电源电压
– V
CC
= 3V至3.6V的编程，擦除和
读操作
– V
PP
= 12V ，实现快速编程和快速擦除
s
两个接口
- 低引脚数（ LPC ）标准接口
与PC芯片组的嵌入式操作。
- 地址/地址复用（A / A MUX）在 -
terface编程设备compati-
相容性。
s
低引脚数（ LPC ）硬件
接口模式
- 5信号通信接口支持
读取和写入操作
- 硬件写保护引脚座亲
tection
- 基于寄存器的读写保护
- 5其他通用输入的平台
外形设计灵活性
- 同步的33 MHz的PCI时钟
TSOP40 （ N）
10× 20毫米
图1.逻辑图（ LPC接口）
VCC VPP
4
ID0-ID3
5
GPI0-
GPI4
LFRAME
CLK
IC
RP
INIT
M50LPW116
WP
TBL
4
LAD0-
LAD3
s
字节编程时间
- 单字节模式：为10μs （典型值）
- 四字节模式： 2.5μS （典型值）
s
50内存块
- 1引导块
- 参数18和31块主
s
编程/擦除控制器
- 嵌入式字节编程和模块/芯片
擦除算法
- 状态寄存器位
s
s
编程和擦除挂起
电子签名
- 制造商代码： 20H
- 器件代码： 30H
VSS
AI05466
2003年2月
这是对正在开发或正在接受评估新产品的初步信息。详细信息如有变更，恕不另行通知。
1/36
M50LPW116
图2.逻辑图（A / A复用接口）
描述
该M50LPW116是16兆位（2MB ×8 ）非
易失性存储器可被读取，擦除和
重新编程。这些操作可
使用单一的低电压（ 3.0 3.6V）进行
供应量。对于快速编程和擦除速度快，一
可选的12V电源可以用来减少
编程和擦除时间。
所述存储器被划分成块，可以是
独立地被擦除，因此，能够维持
而旧的数据被擦除的有效数据。块可以是
单独保护（除15座为0 ，
具有全球保护） ，防止
意外编程或擦除命令
修改存储器。编程和擦除
命令被写入命令接口
的存储器中。片上编程/擦除
控制器简化编程过程
或者采取一切的照顾擦除记忆
所需要的更新专项行动
存储器的内容。编程或擦除的结束
操作可以被检测到的任何错误
鉴定的条件。所需要的命令集
控制内存符合JEDEC一致
标准。
该M50LPW116采用不对称块
架构。它有50块阵列： 1启动
16K字节的块， 2参数块
VCC VPP
11
A0-A10
8
DQ0-DQ7
RC
IC
G
W
RP
M50LPW116
RB
VSS
AI05468
图3. TSOP连接
NC
IC （ VIH ）
NC
NC
NC
NC
A10
NC
RC
VCC
VPP
RP
NC
NC
A9
A8
A7
A6
A5
A4
NC
IC （ VIL ）
NC
NC
NC
NC
GPI4
NC
CLK
VCC
VPP
RP
NC
NC
GPI3
GPI2
GPI1
GPI0
WP
TBL
1
40
10
31
M50LPW116
11
30
20
21
VSS
VCC
LFRAME
INIT
俄罗斯足协
俄罗斯足协
俄罗斯足协
俄罗斯足协
俄罗斯足协
VCC
VSS
VSS
LAD3
LAD2
LAD1
LAD0
ID0
ID1
ID2
ID3
VSS
VCC
W
G
RB
DQ7
DQ6
DQ5
DQ4
VCC
VSS
VSS
DQ3
DQ2
DQ1
DQ0
A0
A1
A2
A3
A / A MUX
A / A MUX
AI05467
2/36
M50LPW116
8K字节， 1个主座32K字节， 30主
64K字节的块和16块的参数
4KBytes.
两个不同的总线接口由支承
内存。主接口的低引脚
伯爵（或LPC ）标准接口。这一直
旨在消除需要在ISA总线
目前的PC芯片组;该M50LPW116充当
PC BIOS的低引脚数总线为PC上
芯片组。
辅助接口，地址/地址
复用（或A / A复用）接口，是专为
与目前的闪存编程器兼容
之前嵌合到PC生产线编程
主板。
内存提供的TSOP40 （ 10× 20毫米）
封装，它与所有的位擦除提供
（设置为' 1'） 。
信号说明
可有两种不同的总线接口
这一部分。活动接口的选择之前，
上电或复位时使用的接口连接
成形品， IC 。
各接口的信号在所讨论
低引脚数（ LPC ）信号说明部分
和地址/地址复用（A / A MUX）
下面的信号，说明部分。供应显
的NAL在电源信号Descrip-讨论
下面的部分列出。
低引脚数（ LPC ）信号说明
对于低引脚数（ LPC ）界面见图
1 ，逻辑图（ LPC接口） ，和表1中，
信号名称（ LPC接口） 。
该LPC地址序列长度是32位。该
M50LPW116响应映射到地址
4 GB的存储空间的顶部，从
FFFF FFFFh时。地址位A31 -A26必须被设置
1。对于A25 - A23和A21 ，见表2 A22
被设置为1用于数组访问，并以0为寄存器AC-
塞斯。 A20 -A0是数组的地址。
输入/输出通信（ LAD0 - LAD3 ） 。
所有
与内存的输入和输出通信
采取这些引脚的地方。地址和数据
总线读取和总线写操作编码
这些引脚上。
输入通信帧（ LFRAME ） 。
该
输入通信帧（ LFRAME ）信号
总线操作的开始。当输入Commu-
讯框是低，V
IL
上的上升沿
时钟启动一个新的总线操作。如果输入
通信帧低，V
IL
，总线时
然后运行该操作被中止。当在 -
把通信帧高，V
IH
，该电流
租金总线操作进行或总线处于空闲状态。
表1.信号名称（ LPC接口）
LAD0-LAD3
LFRAME
ID0-ID3
GPI0-GPI4
IC
RP
INIT
CLK
TBL
WP
俄罗斯足协
V
CC
V
PP
V
SS
NC
输入/输出通信
输入通信帧
识别输入
通用输入
接口配置
接口复位
CPU复位
时钟
顶块锁
写保护
留作将来使用。离开
断开。
电源电压
可选电源电压的快速
计划和快速擦除操作
地
在内部没有连接
识别输入（ ID0 - ID3 ） 。
鉴定
输入（ ID0 - ID3 ）可处理多达16
回忆在公共汽车上。关于地址的值
A21， A23- A25是相对于硬件
魁梧的ID0 - ID3引脚来选择
内存被解决。对于一个地址位
为“1”对应的ID引脚可以悬空
或驱动为低电平，V
IL
;内部下拉电阻
包含R的值
IL
。对于一个地址位
为“0”对应的ID引脚必须驱动
高，V
IH
;会有I的泄漏电流
LI2
通过每个引脚时，拉至V
IH
;见表20 。
按照惯例引导存储器必须具备ID0-
ID3引脚悬空，驱动为低电平，V
IL
和“1”
价值上A21 ， A23 ， A25及所有附加
回忆采取连续ID0 - ID3的配置，
如表2所示。
通用输入（ GPI0 - GPI4 ） 。
该gener-
人通用输入，可作为数字输入
在CPU读取。通用输入稳压
存器拥有这些引脚上的值。该引脚必须
具有稳定的数据从循环开始之前
读取的通用输入非注册
直到后周期完成。这些引脚不能
留给浮动，他们应该被驱动为低电平，V
白细胞介素，
or
高，V
IH
.
3/36
M50LPW116
表3.信号名称（A / A复用接口）
IC
A0-A10
DQ0-DQ7
G
W
RC
RB
RP
V
CC
V
PP
V
SS
NC
接口配置
地址输入
数据输入/输出
OUTPUT ENABLE
写使能
行/列地址选择
READY / BUSY输出
接口复位
电源电压
可选电源电压的快速
计划和快速擦除操作
地
在内部没有连接
写保护（ WP ） 。
写保护输入
用于防止块0到48从被
改变了。当写保护， WP ，是集低，V
IL
,
在程序块和块擦除操作
0到48没有任何效果，而不管的状态
锁定寄存器。当写保护， WP ，是集
高，V
IH
，块的保护确定
通过锁定寄存器。写保护状态，
WP ，不影响顶块的保护
（ 49座） 。
写保护， WP ，必须先设定程序
或启动，且必须块擦除操作不
直到操作完成或未改变
可能会发生可预测的结果。护理应着以
恩，以避免改变不可预知的行为
编程或擦除挂起期间， WP 。
留作将来使用（ RFU ） 。
这些引脚做
没有在本次修订中指定的功能
的一部分。它们必须被断开。
地址/地址复用（A / A MUX）
信号说明
地址/地址复用（A / A MUX）
界面如图2所示，逻辑图（A / A复
接口） ，表3 ，信号名称（A / A复
接口）。
地址输入（ A0 - A10 ） 。
地址输入
用于设置的行地址位（ A0- A10 ），并
列地址位（ A11 - A20 ） 。他们是
由行/同事的任何总线操作期间锁定
UMN地址选择输入， RC 。
数据输入/输出（ DQ0 - DQ7 ） 。
该数据在 -
看跌/输出认为被写入或读取数据
从存储器。它们的输出存储在所述数据
在一个总线读操作所选择的地址
化。在总线写操作它们代表
送的所述命令接口中的命令
内部状态机。数据输入/输出
看跌期权， DQ0 - DQ7 ，在一个总线写锁存
操作。
输出使能（ G） 。
输出使能，G ，连续的
指令对内存的总线读操作。
写使能（ W） 。
写使能， W，控制
内存的COM的的总线写操作
命令接口。
行/列地址选择（ RC ） 。
的行/
列地址选择输入选择是否
地址输入要锁入行
地址位（ A0 - A10 ）或列地址位
（ A11 - A20 ） 。行地址位锁存
钢筋混凝土，而列下降沿
地址位锁存的上升沿。
就绪/忙输出（ RB ） 。
就绪/忙脚
使内存的编程/擦除的状态
控制器。当就绪/ BUSY为低电平，V
OL
中，
内存忙于编程或擦除操作
它不会接受任何额外的程序或
擦除命令除了编程/擦除
暂停命令。当就绪/忙为高，
V
OH
，内存已经准备好对任何读取，编程
或擦除操作。
供应信号说明
供应信号是相同的两个接口安排
ES 。
V
CC
电源电压。
在V
CC
电源电压
提供电源的所有操作（读，亲
克，擦除等） 。
命令接口被禁用V时
CC
电源电压小于所述锁定电压，
V
LKO
。这可以防止总线写操作，从
意外伤害在上电期间的数据，
掉电和电源浪涌。如果程序/
擦除控制器是编程或擦除过程中
这一次则操作中止，
存储内容被修改无效。
经过V
CC
变为有效的命令接口
复位为读模式。
一个0.1μF电容应连接之间
在V
CC
电源电压引脚和V
SS
地
引脚从电源去耦浪涌电流
供应量。双方V
CC
电源电压引脚必须
连接到所述电源。 PCB走线
宽度必须足以承载的电流
在编程和擦除操作所需。
5/36
QQ：2881677436 复制
