M48Z30
M48Z30Y
CMOS 32K ×8 ZEROPOWER SRAM
集成的低功耗SRAM ，
电源失效控制电路和
电池
传统的SRAM操作;
没有写次数限制
在10年的数据保留
电源缺位
引脚和功能兼容
JEDEC标准32K ×8的SRAM
自动电源失效芯片DESELECT
和写保护
的两个CHOICE写保护
电压：
- M48Z30 ： 4.5V
≤
V
PFD
≤
4.75V
- M48Z30Y ： 4.2V
≤
V
PFD
≤
4.50V
电池内部隔离，直到
电源施加
28
1
PMDIP28 （PM）的
模块
图1.逻辑图
描述
该M48Z30 / 30Y 32K ×8 ZEROPOWER
RAM是
组织为非易失262144位静态RAM
32,768字由8位。该器件结合了
内置锂电池，全CMOS SRAM中
塑料28引脚DIP模块。该ZEROPOWER
表1.信号名称
A0 - A14
DQ0 - DQ7
E
G
W
V
CC
V
SS
地址输入
数据输入/输出
芯片使能
OUTPUT ENABLE
写使能
电源电压
地
1994年7月
1/12
M48Z30 ， M48Z30Y
表2.绝对最大额定值
符号
T
A
T
英镑
T
BIAS
T
SLD
V
IO
V
CC
参数
工作环境温度
存储温度（V
CC
OFF ）
在偏置温度
无铅焊接温度，持续10秒
输入或输出电压
电源电压
价值
0到70
-40到70
-10到70
260
-0.3 7
-0.3 7
单位
°C
°C
°C
°C
V
V
注意：
应力大于“绝对最大额定值”，可能对器件造成永久性损坏。这是一个应力
只有与设备，在这些或以上的任何其他条件在此操作章节中所示的功能操作评级
规范是不是暗示。暴露在绝对最大额定值条件下的时间过长会影响其可靠性。
注意事项：
负下冲低于-0.3伏，而在电池备份模式下的引脚是不允许的。
表3.操作模式
模式
DESELECT
写
读
读
DESELECT
DESELECT
注意：
X = V
IH
或V
IL
V
CC
4.75V至5.5V
or
4.5V至5.5V
E
V
IH
V
IL
V
IL
V
IL
G
X
X
V
IL
V
IH
X
X
W
X
V
IL
V
IH
V
IH
X
X
DQ0-DQ7
高Z
D
IN
D
OUT
高Z
高Z
高Z
动力
待机
活跃
活跃
活跃
CMOS待机
电池备份模式
V
SO
到V
PFD
（分钟）
≤
V
SO
X
X
图2. DIP引脚连接
描述
（续）
RAM可直接替换业界标准的SRAM 。它
也适合很多EPROM和EEPROM插座，
提供PROM的非易失性没有任何
对于特殊的写时序或限制规定
上可以执行的写操作的数目。
该M48Z30 / 30Y都有自己的电源故障检测
电路。控制电路持续监控
单5V电源是否超出公差情况。
当V
CC
是出公差，电路写
保护的SRAM ，提供数据的一个高度
安全不可预测的系统之中OP-
操作低V带来的
CC
。由于V
CC
瀑布下方
approximately3V ，控制电路connectsthe
电池，维持数据有效，直到重新供电
转弯。
读取模式
该M48Z30 / 30Y是在读取模式时
W（写使能）高， E（片选）低。
该器件的架构允许纹波通过AC-
从8 262144中的位置过程数据的
静态存储阵列。因此，唯一的地址
2/12
M48Z30 ， M48Z30Y
图3.框图
由15地址输入指定定义了
的32,768个字节的数据中的一个将被访问。
有效的数据将在数据I / O引脚
T内
AVQV
（地址访问时间）之后的最后
地址输入信号是稳定的，所提供的电子
和G （输出使能）的存取时间也卫星 -
isfied 。如果E和G的访问时间得不到满足，有效
数据将在后片的后启用
访问时间（吨
ELQV
）或输出启用访问时间
(t
GLQV
).
八三态数据I / O信号的状态
由E和G.控制。如果输出被激活
吨前
AVQV
中，数据线将被驱动至
不确定的状态，直到吨
AVQV
。如果该地址在 -
看跌期权被改变，而E和G保持低电平，输出
数据有效期为吨
AXQX
（输出数据保持
时间），但走不定，直到下一个AD-
装扮访问。
写模式
该M48Z30 / 30Yis在写模式时W
和E都是积极的。写的开始被引用
从W或E的后面存在的下降沿
AC测量条件
输入上升和下降时间
输入脉冲电压
输入和输出时序参考。电压
≤
5ns
0至3V
1.5V
注意，输出高阻被定义为点数据
不再驱动。
图4.交流测试负载电路
3/12
QQ：2880707522 复制
