M40Z300
M40Z300W
NVRAM控制器，多达八个LPSRAM
s
s
s
s
s
s
s
s
s
s
CONVERT低功率SRAM成
NVRAMs
精密电量监控和
功率开关电路
自动写保护时， V
CC
是Out的公差
两个输入解码器可控制
多达8个的SRAM （有2个设备激活
水货）
电源电压的选择和
电源故障DESELECT的电压：
- M40Z300 ：
V
CC
= 4.5V至5.5V
THS = V
SS
4.5V
≤
V
PFD
≤
4.75V
THS = V
OUT
4.2V
≤
V
PFD
≤
4.5V
- M40Z300W ：
V
CC
= 3.0V至3.6V
THS = V
SS
2.8V
≤
V
PFD
≤
3.0V
V
CC
= 2.7V至3.3V
THS = V
OUT
2.5
≤
V
PFD
≤
2.7V
复位输出（ RST ）的POWER ON
RESET
LESS THAN为12ns CHIP启用访问
传播延迟（ 5.0V设备）
包装包括一个28引脚SOIC
和SNAPHAT
TOP ，或16引脚SOIC
（需单独订购）
SOIC封装提供直接
连接对于一个SNAPHAT TOP其中
包含电池
BATTERY LOW PIN （ BL ）
SNAPHAT （ SH ）
电池
16
28
1
1
SO16 （MQ）
SOH28 （ MH ）
图1.逻辑图
VCC
B+
(1)
THS
E
B
A
M40Z300
M40Z300W
VOUT
BL
E1CON
E2CON
E3CON
E4CON
RST
描述
该M40Z300 / W的NVRAM控制器是一种自CON-
tained装置，转换成一个标准的低电源为电源
呃SRAM到非易失性存储器。精密
电压参考和比较器监视
V
CC
输入超差的情况。
VSS B-
(1)
注： 1。对于只有16引脚SOIC封装。
AI02242
2000年3月
1/16
M40Z300 ， M40Z300W
表2.绝对最大额定值
(1)
符号
T
A
T
英镑
V
IO
V
CC
I
O
P
D
参数
工作环境温度
存储温度（V
CC
OFF ）
输入或输出电压
电源电压
输出电流
功耗
M40Z300
M40Z300W
SNAPHAT
SOIC
价值
0到70
-40到85
-55至125
-0.3到V
CC
+0.3
-0.3 7
-0.3 4.6
20
1
单位
°C
°C
V
V
mA
W
注： 1.强调大于下"Absolute最大Ratings"可能会对设备造成永久性损坏。这是一个应力
只有与设备，在这些或以上的任何其他条件，在操作章节中所示的功能操作评级
本规范是不是暗示。暴露在绝对最大额定值条件下，延长的时期可能影响
可靠性。
注意事项：
负下冲低于-0.3V不允许任何引脚，而在电池备份模式。
注意事项：
不要波焊SOIC ，以避免损坏SNAPHAT插座。
手术
该M40Z300 / W ，如图4中所示，可以CON组
控制多达四个（ 8 ，如果放置在平行）标准
低功耗的SRAM 。这些SRAM必须被配置
置的具有芯片使能输入禁用所有其他
输入信号。最慢的，低功耗的SRAM是
配置是这样，但许多快速的SRAM
不是。在正常操作条件下，
空调的芯片使能（ E1
CON
到E4
CON
）输出
销遵循芯片使能（ E）输入引脚与时序
在表7所示的内部交换机连接V
CC
to
V
OUT
.
此开关具有小于0.3V的电压降
(I
OUT1
).
当V
CC
在停电期间会降低，
E1
CON
到E4
CON
被迫不活动的独立
E.在这种情况下的，对SRAM是无条件
写保护为V
CC
低于一外的容
ANCE阈值（ V
PFD
） 。对于M40Z300的pow-
呃失败， V相关的检测值
PFD
is
由阈值选择（ THS ）引脚选择是
表6A所示。对于M40Z300W的THS
引脚选择两个电源电压和V
PFD
as
表6B所示。
注意：
在任一情况下， THS引脚必须连接
在V
SS
或V
OUT
.
如果芯片使能访问是一个进展中的功率时
故障检测，内存循环不断的COM
内存之前完井处于写保护状态。如果
存储周期内没有时间t终止
WPT
,
E1
CON
到E4
CON
无条件驱动为高电平，
写保护SRAM 。在电源故障
写周期可能在损坏的数据目前AD-
穿着位置，但不危害其余
的SRAM的内容。在低于V的电压
PFD
（分钟）中，用户可以放心的存储器将是
写在写保护保护时间
(t
WPT
）提供的V
CC
下降时间超过T
F
（见
表7）。
为V
CC
继续降低时，内部开关
断开V
CC
和内部电池连接
到V
OUT
。这发生在切换电压
(V
SO
） 。下面的V
SO
，电池提供电压
年龄V
OHB
到SRAM和可供应的电流
I
OUT2
（参见表6A / 6B）。
当V
CC
上升超过V
SO
, V
OUT
切换
返回到电源电压。输出E1
CON
to
E4
CON
持有闲置吨
CER
（ 120ms的马克西 -
妈妈）电源后，已经达到了V
PFD
,
独立的电子输入，允许处理器
稳定（见图6） 。
3/16
M40Z300 ， M40Z300W
表3.真值表
输入
E
H
L
L
L
L
B
X
L
L
H
H
A
X
L
H
L
H
E1
CON
H
L
H
H
H
E2
CON
H
H
L
H
H
输出
E3
CON
H
H
H
L
H
E4
CON
H
H
H
H
L
表4. AC测量条件
输入上升和下降时间
输入脉冲电压
输入和输出时序参考。电压
≤
5ns
0至3V
1.5V
图3. AC测试负载电路
数据保持期限计算
目前市场上可以在大多数低功耗SRAM
用于与M40Z300 / W的NVRAM的控制器。
有，但是一些标准应该是
在作出最终选择哪个SRAM来使用
使用。对SRAM必须设计一种方法，其中
该芯片使能输入禁用所有其他投入
SRAM中。这使得输入到M40Z300 / W
与SRAM的是无所谓，一旦V
CC
瀑布下方
V
PFD
（分钟）。该SRAM还应保证
数据保留下来，以V
CC
= 2.0V 。该芯片恩
能够访问时间必须足以满足
系统与芯片使能传输需要
包括延迟。如果SRAM中包括一个第二
芯片使能引脚（ E2 ） ，该引脚应该连接到
V
OUT
.
如果数据保存寿命是一个关键的参数
该体系，评点数据是很重要的reten-
化电流规格为特定的
静态存储器进行评估。大多数的SRAM指定
数据保持电流在3.0V 。厂家gen-
erally指定的典型条件的房间temper-
以最坏的情况ATURE沿（一般
在升高的温度） 。系统级的重
quirements将确定选择哪一种val-
UE的使用。的数据保持电流值
SRAM可以随后被添加到我
CCDR
价值
设备
下
TEST
333
CL = 50pF的
1.73V
CL INCLUDES夹具电容
AI02393
该M40Z300 / W ，以确定总电流再
要求，可保留数据。可用BAT-
tery容量供您选择的SNAPHAT可
然后，通过该电流被划分，以确定
数据保留可用的量（见表8）。
注意事项：
小心避免无意解散
充电通过V
OUT
和E1
CON
-E4
CON
BAT-后
tery受到高度重视。
终身校准 - 的进一步更详细的审查
算结果，请参阅应用笔记AN1012 。
4/16
M40Z300 ， M40Z300W
图4.硬件接线图
3.0V ， 3.3V或5V
VCC
VOUT
VCC
VCC
CMOS
SRAM
0.1F
E
E
0.1F
E
VCC
CMOS
SRAM
0.1F
E
VCC
CMOS
SRAM
0.1F
M40Z300
M40Z300W
0.1F
E1CON
E2CON
E3CON
E4CON
RST
BL
CMOS
SRAM
A
B
E
门槛
THS
VSS
微处理器
电池监控电路
AI02395
上电复位输出
所有微处理器复位输入， forc-
开始时，他们上课到已知状态。该
M40Z300 / W有一个复位输出（ RST ）引脚是
保证是内吨低
WPT
V的
PFD
（见附表
BLE 7 ） 。这个信号是一个开漏配置。
一个适当的上拉电阻的选择应
来控制上升时间。此信号将是有效
所有电压条件下，即使在V
CC
等于V
SS
.
一旦V
CC
超过电源故障检测电压
年龄V
PFD
时，内部定时器保持RST为低电平
t
REC
以使电源稳定。
两到四个DECODE
该M40Z300 / W包括2输入（ A，B ）解码器
其允许最多4个独立的控制
的SRAM 。真值表这些输入显示
在表3中。
5/16
QQ：2881677436 复制
