高性能ê
2
CMOS
在系统可编程逻辑
特点
x
高性能，E
2
CMOS 3.3 V & 5 -V CPLD系列
x
灵活的架构，用于快速逻辑设计
MACH 4 CPLD系列
x
x
x
x
x
x
x
x
卓越的首次圆弧设计
TM
并重新连接吨功能
- SpeedLocking
TM
为保证网络连接固定的计时性能
- 中央，输入和输出开关矩阵100 ％布通率和100 ％引脚输出保持
高速
- 7.5ns吨
PD
商业和10ns的吨
PD
产业
- 111.1MHz F
CNT
32到256个宏单元; 32至384寄存器
44至256引脚PLCC ， PQFP ， TQFP和BGA封装
灵活的体系结构多元化的设计风格
- D / T寄存器和锁存器
- 同步或异步模式
- 专用输入寄存器
- 可编程极性
- 复位/预置交换
为便于系统集成高级功能
- 3.3 V & 5 -V JEDEC兼容的操作
- JTAG （ IEEE 1149.1 ）标准的边界扫描测试
- 3.3 V & 5 -V JTAG在系统编程
- 符合PCI标准（ -7 / -10 / -12速度等级）
- 安全的混合供电电压系统设计
- 公共汽车友好
TM
输入和I / O
可编程安全位
- 个别输出摆率控制
高级电子商务
2
CMOS工艺提供了高性能，高性价比的解决方案
支持ispDesignEXPERT
TM
软件快速发展的逻辑
- 支持HDL的设计方法与结果4马赫优化
- 灵活性，以适应用户需求
- 软件合作伙伴关系，以确保客户的成功
莱迪思和第三方硬件编程支持
- LatticePRO
TM
软件在PC和自动测试系统内可编程性支持
设备
- 在所有主要的编程，包括数据I / O， BP Microsystems公司， Advin编程支持，
与一般系统
出版＃
17466
Amendment/0
启：
M
发行日期：
2000年3月
表1. 4马赫设备功能
1, 2
特征
宏单元
最大用户I / O引脚
t
PD
（纳秒）
f
CNT
（兆赫）
t
COS
（纳秒）
t
SS
（纳秒）
静态功耗（ mA）的
JTAG兼容
符合PCI标准
M4-32/32
M4LV-32/32
32
32
7.5
111
5.5
5.5
25
是的
是的
M4-64/32
M4LV-64/32
64
32
7.5
111
5.5
5.5
25
是的
是的
M4-96/48
M4LV-96/48
96
48
7.5
111
5.5
5.5
50
是的
是的
M4-128/64
M4LV-128/64
128
64
7.5
111
5.5
5.5
70
是的
是的
M4-128N/64
M4LV-128N/64
128
64
7.5
111
5.5
5.5
70
No
是的
M4-192/96
M4LV-192/96
192
96
7.5
111
5.5
5.5
85
是的
是的
M4-256/128
M4LV-256/128
256
128
7.5
111
5.5
5.5
100
是的
是的
注意事项：
1.对于M4-96 / 96设备上的信息，请参阅在www.latticesemi.com的M4-96 / 96数据表。
2. “ M4 -XXX ”是5 -V设备。 “ M4LV - XXX ”是3.3 -V设备。
2
MACH 4系列
概述
在MACH
4系列莱迪思提供了一个非常灵活的架构，并提供了一
的易于使用的硅产品优越复杂可编程逻辑器件（CPLD ）溶液
和软件工具。整体好处科幻TS用户是有保证的和可预见的CPLD
解决方案，更快地将产品推向市场，更大的灵活性和更低的成本。马赫4器件提供
密度范围从32到256个宏单元，100 ％的利用率，100％引脚输出保持。
马赫4系列提供5 V （ M4 - XXX）和3.3 V （ M4LV - XXX ）操作。
4马赫的产品是5 V或3.3 V在系统可编程通过JTAG （ IEEE标准1149.1 ）
界面。 JTAG边界扫描测试也让产品的可测试性的自动化测试
设备设备连接。
所有4马赫的家人提供首次圆弧设计，易于系统集成与引出线
任何设计变更，并重新连接吨后保留。为3.3 V和5 V工作电压， 4马赫产品
能以最快的速度提供保证的网络连接固定的时间为7.5纳秒吨
PD
和111 MHz的F
CNT
通过
使用高达每输出20个乘积项（表2）时SpeedLocking特征。
表2. 4马赫的速度等级
速度等级
1
设备
M4-32/32
M4LV-32/32
M4-64/32
M4LV-64/32
M4-96/48
M4LV-96/48
M4-128/64
M4LV-128/64
M4-128N/64
M4LV-128N/64
M4-192/96
M4LV-192/96
M4-256/128
M4LV-256/128
注意：
1. C =商业，
-7
C
C
C
C
C
C
C
-10
C，我
C，我
C，我
C，我
C，我
C，我
C，我
-12
C，我
C，我
C，我
C，我
C，我
C，我
C，我
-14
I
I
I
I
I
I
I
-15
C
C
C
C
C
C
C
-18
I
I
I
I
I
I
I
I =工业
马赫4系列提供的薄型四方扁平封装（ TQFP ）无数密度I / O组合，
塑料方形扁平封装（ PQFP ） ，塑料有引线芯片载体（ PLCC ） ，和球栅阵列（ BGA ）
包从44 256引脚（表3）。它还提供了I / O的安全功能混色器
电压设计的，以使3.3 - V器件可以接受5 - V输入，和5 - V器件不催
3.3 V输入。其他功能还包括巴士友好输入和I / O ，可编程加电
掉电模式额外的节能和单独的输出压摆率控制的最高速度
过渡或最低噪声的过渡。
MACH 4系列
3
表3. 4马赫封装和I / O选项（ I / O的数量和专用输入表）
包
44引脚PLCC
44引脚TQFP
48引脚TQFP
84引脚PLCC
100引脚TQFP
100引脚PQFP
144引脚TQFP
208引脚PQFP
256球BGA
48+8
64+6
64+6
96+16
128+14
128+14
M4-32/32
M4LV-32/32
32+2
32+2
32+2
M4-64/32
M4LV-64/32
32+2
32+2
32+2
64+6
M4-96/48
M4LV-96/48
M4-128/64
M4LV-128/64
M4-128N/64
M4LV-128N/64
M4-192/96
M4LV-192/96
M4-256/128
M4LV-256/128
4
MACH 4系列
功能说明
马赫4器件的基本架构（图1）由多个优化的PAL
块由一个中心交换矩阵互连。中央开关矩阵使
PAL块和路由输入到PAL块之间的通信。一起，在PAL
块和中心交换矩阵实现逻辑设计人员在单一制造大型设计
设备，而不必使用多个设备。
的关键在于能够有效地利用这些装置的位于所述互连方案。
在4马赫架构中，宏都FL exibly耦合到产品条款通过
逻辑分配器，并在I / O引脚FL exibly耦合到宏小区，由于输出开关
矩阵。此外，更多的输入的路由选择是通过对输入开关矩阵设置。这些
资源提供了到FI吨设计EF网络ciently所需要的灵活性。
PAL座
4
时钟
发电机
时钟/输入
引脚
注3
注2
中央开关矩阵
逻辑
ARRAY
输入
开关
矩阵
逻辑16
输出/
分配器
隐藏
用XOR
宏单元
16
16
8
注1
专用
输入引脚
16
PAL座
PAL座
I / O单元
33/
34/
36
输出开关矩阵
I / O
引脚
I / O
引脚
I / O
引脚
17466G-001
图1. 4马赫原理框图和PAL块结构
注意事项：
1 16 4马赫设备用1： 1的宏单元I / O单元的比例（见下页） 。
2.座时钟不去的I / O单元的M4 （ LV） -32/32 。
3. M4 （ LV） -192/96和M4 （ LV） -256/128专用时钟引脚不能用作输入，也不要连接到中央
切换矩阵。
MACH 4系列
5
QQ：2881677436 复制
