256MB ， 512MB ， 1GB无缓冲DIMM

DDR SDRAM

DDR SDRAM的无缓冲模块

基于512Mb的184PIN无缓冲模块B -死

64 /72-位非ECC / ECC

66 TSOP -II

信息在本文档提供有关三星产品，

并随时更改，恕不另行通知。

本条中的任何文件应当解释为授予任何许可，

明示或暗示，被禁止的或其他方式，

任何知识产权权利三星的产品或技术。所有

信息在本文档提供

作为"AS IS"基础不承担任何声明或保证。

1.对于更新或有关三星产品的更多信息，请联系您最近的三星办公。

2.三星的产品不得用于生命支持，重症监护，医疗，安全设备，或者类似用途

应用产品故障可能导致人身或人身伤害，或任何军事或损失

国防应用，或任何政府采购到特殊条款或规定可能适用。

*三星电子保留随时更改产品或规格，恕不另行通知。

修订版1.1 2005年6月

256MB ， 512MB ， 1GB无缓冲DIMM

目录

DDR SDRAM

1.0订购Information................................................................................................................... 4

2.0工作Frequencies................................................................................................................ 4

3.0 Feature.......................................................................................................................................... 4

4.0引脚配置（正面/背面） ........................................ ......................................... 5

5.0引脚说明............................................................................................................................五

6.0功能框图.......................................................................................................... 6

6.1 256MB ， 32M ×64的非ECC模块(M368L3324BT(U)).....................................................................................

6

6.2 512MB ， 64M ×64的非ECC模块（ M368L6523BT （ U） ） ................................... .................................................

7

6.3 512MB ， 64M X 72 ECC模块（ M381L6523B （ U） ） .................................... .................................................. ........

8

6.4 1GB ， 128M ×64非ECC模块（ M368L2923BT （ U） ） ................................... .................................................. ..

9

6.5 1GB ， 128M X 72 ECC模块（ M381L2923BT （ U） ） .................................... .................................................. .....

10

7.0绝对最大Ratings...................................................................................................... 11

8.0直流工作Conditions.......................................................................................................... 11

9.0 DDR SDRAM IDD规格表..................................................................................................... 12

9.1 M368L3324BT （U ） （ 32M ×16 ） * 4 ， 256MB ECC非模块]

...............................................................................

12

9.2 M368L6523BT （U ） （ 64M * 8 ） * 8 ， 512MB ECC非模块]

.................................................................................

12

9.3 M381L6523BT （U ） （ 64M * 8 ） * 9 ， 512MB ECC模块]

..........................................................................................

13

9.4 M368L2923BT （U ） （ 64M * 8 ） * 16 ， 1GB ECC非模块]

....................................................................................

13

9.5 M381L2923BT （U ） （ 64M * 8 ） * 18 ， 1GB ECC模块]

............................................................................................

14

10.0 AC工作Conditions........................................................................................................ 15

11.0输入/输出电容....................................................................................................... 15

12.0 AC Timming参数&规格............................................ ................................ 16

13.0系统特性的DDR SDRAM ............................................ .................................. 17

14.0组件Notes.................................................................................................................... 18

15.0系统注意事项........................................................................................................................... 19

16.0命令真相Table............................................................................................................. 20

17.0物理Dimensions............................................................................................................... 21

32M 17.1 ×64 （ M368L3324BT （ U） ）

..................................................................................................... 21

17.2 64Mx64 （ M368L6523BT （ U） ）

....................................................................................................... 22

17.3 64Mx72 （ M381L6523BT （ U） ）

....................................................................................................... 23

17.4 128Mx64 （ M368L2923BT （ U） ）

..................................................................................................... 24

17.5 128Mx72 （ M381L2923BT （ U） ）

..................................................................................................... 25

修订版1.1 2005年6月

256MB ， 512MB ， 1GB无缓冲DIMM

修订历史

调整

0.0

1.0

1.1

MONTH

二月

八月

六月

YEAR

2003

2003

2005

- 第一个版本的内部审查

- 修订版1.0规范发布。

- 删除“ B0 ， AA ， A 2 ”的速度，改变了主人的格式。

历史

DDR SDRAM

修订版1.1 2005年6月

256MB ， 512MB ， 1GB无缓冲DIMM

DDR SDRAM

基于512Mb的B-模具184PIN DIMM无缓冲（ X8 ， X16 ）

1.0订购信息

产品型号

M368L3324BT(U)M-C(L)CC/B3

M368L6523BT(U)M-C(L)CC

M368L6523BT(U)N-C(L)B3

M381L6523BT(U)M-C(L)CC/B3

M368L2923BT(U)M-C(L)CC

M368L2923BT(U)N-C(L)B3

M381L2923BT(U)M-C(L)CC/B3

密度

256MB

512MB

512MB

1GB

1GB

组织

32M ×64

64M ×64

64M X 72

128M ×64

128M X 72

部件组成

32Mx16 （ K4H511638B ） * 4EA

64Mx8 （ K4H510838B ） * 8EA

64Mx8 （ K4H510838B ） * 9EA

64Mx8 （ K4H510838B ） * 16EA

64Mx8 （ K4H510838B ） * 18EA

高度

1,250mil

1,250mil

1,250mil

1,250mil

1,250mil

注：有铅和无铅（无铅）可以通过PKG P / N被歧视（ 66 TSOP使用含铅，U ：T已66 TSOP无铅）

2.0工作频率

CC(DDR400@CL=3)

速度@ CL2

速度@ CL2.5

速度@ CL3

CL- tRCD的-TRP

-

166MHz

200MHz

3-3-3

B3(DDR333@CL=2.5)

133MHz

166MHz

-

2.5-3-3

3.0功能

VDD ： 2.5V ± 0.2V ， VDDQ ： 2.5V ± 0.2V的DDR333

VDD ： 2.6V ± 0.1V ， VDDQ ： 2.6V ± 0.1V的DDR400

双数据速率体系结构;每个时钟周期2的数据传输

双向数据选通[ DQ ] （ X4，X8 ）， & [L （ U） DQS ] （ X16 ）

差分时钟输入（ CK和CK ）

DLL对齐DQ和DQS与CK过渡转型

可编程只读潜伏期： DDR333 （ 2.5时钟） ， DDR400 （ 3时钟）

可编程突发长度（ 2 ， 4 ， 8 ）

可编程突发类型（顺序&交错）

边沿对齐的数据输出，居中对齐数据输入

自动&自我刷新， 7.8us刷新间隔（ 8K / 64ms的刷新）

??串行存在检测与EEPROM

PCB ：高度1250 （ MIL ） &单（ 256 ， 512MB ） ，双（ 1GB ）双面

SSTL_2接口

66pin TSOP II

（含铅&无铅（符合RoHS标准） ）

包

修订版1.1 2005年6月

256MB ， 512MB ， 1GB无缓冲DIMM

4.0引脚配置（正面/背面）

针

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

前

VREF

DQ0

VSS

DQ1

DQS0

DQ2

VDD

DQ3

NC

NC

VSS

DQ8

DQ9

DQS1

VDDQ

CK1

CK1

VSS

DQ10

DQ11

CKE0

VDDQ

DQ16

DQ17

DQS2

VSS

A9

DQ18

A7

VDDQ

DQ19

针

32

33

34

35

36

37

38

39

40

41

42

43

44

45

46

47

48

49

50

51

52

53

54

55

56

57

58

59

60

61

前

A5

DQ24

VSS

DQ25

DQS3

A4

VDD

DQ26

DQ27

A2

VSS

A1

CB0

CB1

VDD

DQS8

A0

CB2

VSS

CB3

BA1

关键

DQ32

VDDQ

DQ33

DQS4

DQ34

VSS

BA0

DQ35

DQ40

针

62

63

64

65

66

67

68

69

70

71

72

73

74

75

76

77

78

79

80

81

82

83

84

85

86

87

88

89

90

91

92

前

VDDQ

WE

DQ41

CAS

VSS

DQS5

DQ42

DQ43

VDD

*CS2

DQ48

DQ49

VSS

*CK2

*CK2

VDDQ

DQS6

DQ50

DQ51

VSS

VDDID

DQ56

DQ57

VDD

DQS7

DQ58

DQ59

VSS

NC

SDA

SCL

针

93

94

95

96

97

98

99

100

101

102

103

104

105

106

107

108

109

110

111

112

113

114

115

116

117

118

119

120

121

122

123

后

VSS

DQ4

DQ5

VDDQ

DM0

DQ6

DQ7

VSS

NC

NC

NC

VDDQ

DQ12

DQ13

DM1

VDD

DQ14

DQ15

CKE1

VDDQ

*BA2

DQ20

A12

VSS

DQ21

A11

DM2

VDD

DQ22

A8

DQ23

针

124

125

126

127

128

129

130

131

132

133

134

135

136

137

138

139

140

141

142

143

144

145

146

147

148

149

150

151

152

153

后

VSS

A6

DQ28

DQ29

VDDQ

DM3

A3

DQ30

VSS

DQ31

CB4

CB5

VDDQ

CK0

CK0

VSS

DM8

A10

CB6

VDDQ

CB7

关键

VSS

DQ36

DQ37

VDD

DM4

DQ38

DQ39

VSS

DQ44

DDR SDRAM

针

154

155

156

157

158

159

160

161

162

163

164

165

166

167

168

169

170

171

172

173

174

175

176

177

178

179

180

181

182

183

184

后

RAS

DQ45

VDDQ

CS0

CS1

DM5

VSS

DQ46

DQ47

*CS3

VDDQ

DQ52

DQ53

*A13

VDD

DM6

DQ54

DQ55

VDDQ

NC

DQ60

DQ61

VSS

DM7

DQ62

DQ63

VDDQ

SA0

SA1

SA2

VDDSPD

注意：

1. * ：这些引脚没有这个模块中使用。

2.引脚44 ， 45 ， 47 ， 49 ， 51 ， 134 ， 135 ， 140 ， 142和144上使用X72模块（ M381 ） ，而不是在x64模块一起使用。

3.引脚111 ， 158顷NC的1row模块&用于2ROW模块[ M368 （ 81 ） L2923B 。

4.销137和138 NC的X16 1Row模块（ M368L3324B ） 。

5.0引脚说明

引脚名称

A0 ~ A12

BA0 BA1A

DQ0 DQ63

DQS0 DQS8

CK0 ， CK0 CK2 ， CK2

CKE0 ， CKE1 （双银行）

CS0 ， CS1 （双银行）

RAS

CAS

WE

CB0 CB7 （对于X72模块）

功能

地址输入（复用）

银行选择地址

数据输入/输出

数据选通输入/输出

时钟输入

时钟使能输入

片选输入

行地址选通

列地址选通

写使能

校验位（数据输入/数据输出）

引脚名称

功能

DM0 7.8 （用于ECC ）数据 - 戴面具

电源

VDD

（ 2.5V为DDR333 ， 2.6V为DDR400 ）

电源的DQS

VDDQ

（ 2.5V为DDR333 ， 2.6V为DDR400 ）

VSS

地

VREF

电源为参考

VDDSPD

串行EEPROM电源/电源（ 2.3V至3.6V ）

SDA

串行数据I / O

SCL

串行时钟

SA0 2

地址在EEPROM

VDDID

VDD和VDDQ电平检测

NC

无连接

注： VDDID定义VDD和VDDQ的关系，它的默认状态是打开的（ VDD = VDDQ ）

修订版1.1 2005年6月