DRAM模块
M374F320(8)0DJ1-C
M374F320 ( 8 ) 0DJ1 -C EDO模式无缓冲
32M X 72的DRAM DIMM ECC与使用16Mx4 , 4K & 8K刷新, 3.3V
概述
三星M374F320 ( 8 ) 0DJ1 -C是一种32Mx72bits动态
RAM的高密度内存模块。三星
M374F320 ( 8 ) 0DJ1 - C由36 CMOS 16Mx4bits
在DRAM的SOJ 400mil封装和一个1K / 2K EEPROM用于
SPD采用8引脚SOP封装安装在一个168引脚的玻璃 -
环氧基板。一个0.1或0.22uF的去耦电容
安装在印刷电路板上为每个DRAM 。该
M374F320 ( 8 ) 0DJ1 -C是一种双列直插式内存模块,并
用于安装到168引脚的边缘连接器插座。
特点
零件识别
产品型号
M374F3200DJ1-C
M374F3280DJ1-C
PK
SOJ
SOJ
Re
4K
8K
CBR参考。
ROR参考。
4K/64ms
4K/64ms
8K/64ms
性能范围
速度
-C50
-C60
t
RAC
50ns
60ns
t
CAC
13ns
15ns
t
RC
84ns
104ns
t
HPC
20ns
25ns
无缓冲新的JEDEC标准提案
串行存在检测与EEPROM
扩展数据输出模式操作
CAS先于RAS的刷新功能
RAS-只和隐藏刷新功能
LVTTL兼容的输入和输出
单+ 3.3V ± 0.3V电源
PCB :身高( 1625mil ) ,双面组件
销刀豆网络gurations
针
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
前销
V
SS
DQ0
DQ1
DQ2
DQ3
V
CC
DQ4
DQ5
DQ6
DQ7
DQ8
V
SS
DQ9
DQ10
DQ11
DQ12
DQ13
V
CC
DQ14
DQ15
CB0
CB1
V
SS
NC
NC
V
CC
W0
CAS0
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
前
CAS1
RAS0
OE0
V
SS
A0
A2
A4
A6
A8
A10
A12
V
CC
V
CC
DU
V
SS
OE2
RAS2
CAS2
CAS3
W2
V
CC
NC
NC
CB2
CB3
V
SS
DQ16
DQ17
销前销
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
DQ18
DQ19
V
CC
DQ20
NC
DU
NC
V
SS
DQ21
DQ22
DQ23
V
SS
DQ24
DQ25
DQ26
DQ27
V
CC
DQ28
DQ29
DQ30
DQ31
V
SS
NC
NC
NC
SDA
SCL
V
CC
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
后
V
SS
DQ32
DQ33
DQ34
DQ35
V
CC
DQ36
DQ37
DQ38
DQ39
DQ40
V
SS
DQ41
DQ42
DQ43
DQ44
DQ45
V
CC
DQ46
DQ47
CB4
CB5
V
SS
NC
NC
V
CC
DU
CAS4
针
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
后
CAS5
RAS1
DU
V
SS
A1
A3
A5
A7
A9
A11
*A13
V
CC
DU
DU
V
SS
DU
RAS3
CAS6
CAS7
DU
V
CC
NC
NC
CB6
CB7
V
SS
DQ48
DQ49
PIN BACK
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
DQ50
DQ51
V
CC
DQ52
NC
DU
NC
V
SS
DQ53
DQ54
DQ55
V
SS
DQ56
DQ57
DQ58
DQ59
V
CC
DQ60
DQ61
DQ62
DQ63
V
SS
NC
NC
SA0
SA1
SA2
V
CC
引脚名称
引脚名称
A0 - A11
A0 - A12
DQ0 - DQ63
W0, W2
OE0 , OE2
RAS0 - RAS3
CAS0 - CAS7
V
CC
V
SS
NC
DU
SDA
SCL
SA0 -SA2
CB0 - CB7
功能
地址输入( 4K参考。 )
地址输入( 8K参考。 )
IN / OUT数据
读/写使能
OUTPUT ENABLE
行地址选通
列地址选通
Power(+3.3V)
地
无连接
不使用
串行地址/数据I / O
串行时钟
地址在EEPROM
校验位
*这些引脚没有这个模块中使用。
注: A12仅用于M374F3280DJ1 -C( 8K参考)
REV 。 2000年十月0.1
DRAM模块
功能框图
RAS0
W0
OE0
A0-A11(A12)
CAS0
U0
M374F320(8)0DJ1-C
RAS3
W2
OE2
CAS4
DQ0
DQ1
DQ2
DQ3
DQ36~39
DQ0
DQ1
DQ2
DQ3
DQ8~11
DQ0
DQ1
DQ2
DQ3
DQ0
DQ1
DQ2
DQ3
DQ0
DQ1
DQ2
DQ3
DQ16~19
DQ0
DQ1
DQ2
DQ3
DQ0
DQ1
DQ2
DQ3
U19
U10
U27
RAS1
RAS2
DQ0~3
DQ0
DQ1
DQ2
DQ3
DQ4~7
U1
DQ32~35
DQ0
DQ1
DQ2
DQ3
U18
U9
DQ0
DQ1
DQ2
DQ3
DQ0
DQ1
DQ2
DQ3
DQ0
DQ1
DQ2
DQ3
DQ0
DQ1
DQ2
DQ3
DQ0
DQ1
DQ2
DQ3
DQ0
DQ1
DQ2
DQ3
DQ0
DQ1
DQ2
DQ3
DQ0
DQ1
DQ2
DQ3
DQ0
DQ1
DQ2
DQ3
DQ46~51
DQ40~43
DQ0
DQ1
DQ2
DQ3
DQ0
DQ1
DQ2
DQ3
DQ0
DQ1
DQ2
DQ3
DQ0
DQ1
DQ2
DQ3
DQ0
DQ1
DQ2
DQ3
DQ0
DQ1
DQ2
DQ3
DQ0
DQ1
DQ2
DQ3
DQ0
DQ1
DQ2
DQ3
DQ0
DQ1
DQ2
DQ3
DQ0
DQ1
DQ2
DQ3
DQ0
DQ1
DQ2
DQ3
DQ0
DQ1
DQ2
DQ3
U28
CAS1
CAS5
U2
U20
U11
U29
DQ12~15
DQ44~45
U3
U21
U12
U30
CB0~3
U4
U22
U13
CB4~7
U31
CAS2
U5
CAS6
U32
U23
U14
DQ20~23
DQ52~55
U6
U24
U15
U33
CAS3
U7
DQ0
DQ1
DQ2
DQ3
DQ0
DQ1
DQ2
DQ3
DQ24~27
DQ0
DQ1
DQ2
DQ3
DQ28~31
DQ0
DQ1
DQ2
DQ3
U25
U16
DQ56~59
CAS7
DQ0
DQ1
DQ2
DQ3
DQ0
DQ1
DQ2
DQ3
U34
DQ60~63
U8
U26
U17
U35
注: A12仅用于M374F3280DJ1 ( 8K参考)
V
CC
0.1或0.22uF电容
每个DRAM下
VSS
所有的DRAM
SCL
串行PD
A0
A1
A2
SDA
SA0 SA1 SA2
REV 。 2000年十月0.1
DRAM模块
绝对最大额定值*
项
在任何相对引脚V电压
SS
在V电压
CC
供应相对于V
SS
储存温度
功耗
短路输出电流
符号
V
IN
, V
OUT
V
CC
T
英镑
P
d
I
OS
M374F320(8)0DJ1-C
等级
-0.5到+4.6
-0.5到+4.6
-55到+150
36
50
单位
V
V
°C
W
mA
*如果绝对最大额定值超出可能会造成永久性损坏设备。功能操作应仅限于
条件详见本数据表中的业务部门。暴露在绝对最大额定值条件下,预期
期间可能会影响器件的可靠性。
推荐工作条件
(电压参考V
SS
, T
A
= 0 70℃ )
项
电源电压
地
输入高电压
输入低电压
符号
V
CC
V
SS
V
IH
V
IL
民
3.0
0
2.0
-0.3
*2
典型值
3.3
0
-
-
最大
3.6
0
V
CC
+0.3
*1
0.8
单位
V
V
V
V
*1 : V
CC
+ 1.3V的脉冲width≤15ns其测量V
CC
.
* 2: -1.3V在脉冲width≤15ns其测量V
SS
.
DC和工作特性
(推荐工作条件,除非另有说明)
符号
I
CC1
I
CC2
I
CC3
I
CC4
I
CC5
I
CC6
I
I(L)
I
O( L)
V
OH
V
OL
速度
-50
-60
不在乎
-50
-60
-50
-60
不在乎
-50
-60
不在乎
不在乎
M374F3280DJ1
民
-
-
M374F3200DJ1
最大
民
-
-
-
-
-
-
-
-
-
-
-10
-10
2.4
-
最大
1998
1818
36
1998
1818
1638
1458
18
1998
1818
10
10
-
0.4
单位
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
uA
uA
V
V
1458
1278
36
1458
1278
1638
1458
18
1998
1818
10
10
-
0.4
-
-
-
-
-
-
-
-
-10
-10
2.4
-
I
CC1
:工作电流* ( RAS , CAS ,地址@骑自行车
t
RC
=分钟)
I
CC2
:待机电流( RAS = CAS = W = V
IH
)
I
CC3
: RAS只刷新电流* ( CAS = V
IH
, RAS循环@
t
RC
=分钟)
I
CC4
:扩展数据输出模式电流* ( RAS = V
IL
中科院循环:
t
HPC
=分钟)
I
CC5
:待机电流( RAS = CAS = W = V
CC
-0.2V)
I
CC6
: CAS先于RAS的刷新电流* ( RAS和CAS @骑自行车
t
RC
=分钟)
I(
IL )
:输入漏电流(任何输入0≤V
IN
≤V
CC
+ 0.3V ,所有其他引脚没有被测= 0 V)
I(
OL )
:输出漏电流(数据输出被禁用, 0V≤V
OUT
≤V
CC
)
V
OH
:输出高电压电平(I
OH
= -2mA )
V
OL
:输出低电压电平(I
OL
= 2毫安)
*注:我
CC1
, I
CC3
, I
CC4
我
CC6
依赖于输出负载和循环率。指定的值与输出开路获得。
I
CC
被指定为一个平均电流。在我
CC1
我
CC3
,地址可以在RAS = V来改变最大的一次,
IL
。在我
CC4
,
地址可以改变最大一次1 EDO模式的周期时间内,
t
HPC
.
REV 。 2000年十月0.1
DRAM模块
电容
(T
A
= 25 ° C,V
CC
= 3.3V , F = 1MHz的)
项
输入电容[ A0- A12 ]
输入电容[ W0 , W2 , OE0 , OE2 ]
输入电容[ RAS0 - RAS3 ]
输入电容[ CAS0 - CAS7 ]
输入/输出电容[ DQ0 - DQ63 , CB0 - CB7 ]
符号
C
IN1
C
IN2
C
IN3
C
IN4
干熄焦
民
-
-
-
-
-
M374F320(8)0DJ1-C
最大
190
136
73
52
27
单位
pF
pF
pF
pF
pF
AC特性
(0°C≤T
A
≤70°C,
V
CC
= 3.3V ± 0.3V 。见注释1,2 )。
测试条件: V
ih
/V
il
=2.2/0.7V, V
oh
/V
ol
= 2.0 / 0.8V ,输出负载
L
=100pF
参数
随机读或写周期时间
读 - 修改 - 写周期时间
从RAS访问时间
从CAS访问时间
从列地址访问时间
CAS到输出中低Z
OE为输出低Z
中国科学院输出缓冲关断延迟
转换时间(上升和下降)
RAS预充电时间
RAS脉冲宽度
RAS保持时间
CAS保持时间
CAS脉冲宽度
RAS到CAS的延迟时间
RAS到列地址的延迟时间
CAS到RAS预充电时间
行地址建立时间
行地址保持时间
列地址建立时间
列地址保持时间
列地址到RAS交货时间
读命令设置时间
读取命令搁置参考CAS
读取命令搁置参考RAS
写命令保持时间
WRITE命令的脉冲宽度
写命令到RAS交货期
写命令到CAS交货期
数据建立时间
数据保持时间
刷新周期( 4K & 8K参考。 )
写命令设置时间
CAS为W延迟时间
RAS为W延迟时间
符号
-50
民
84
128
50
13
25
3
3
3
1
30
50
8
38
8
17
12
5
0
7
0
7
25
0
0
0
7
7
8
7
0
7
64
0
33
70
0
38
84
10K
37
25
10K
13
50
3
3
3
1
40
60
10
40
10
20
15
5
0
10
0
10
30
0
0
0
10
10
10
10
0
10
64
10K
45
30
10K
13
50
最大
民
104
153
60
15
30
-60
最大
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ms
ns
ns
ns
7
7
7
8
8
4
9
3,4,9
3,4,5
3,9
3
3
6,10
2
记
t
RC
t
RWC
t
RAC
t
CAC
t
AA
t
CLZ
t
OLZ
t
CEZ
t
T
t
RP
t
RAS
t
RSH
t
CSH
t
CAS
t
RCD
t
拉德
t
CRP
t
ASR
t
RAH
t
ASC
t
CAH
t
拉尔
t
RCS
t
RCH
t
RRH
t
WCH
t
WP
t
RWL
t
CWL
t
DS
t
DH
t
REF
t
WCS
t
CWD
t
RWD
REV 。 2000年十月0.1