M36W108T
M36W108B
8兆位（1MB ×8 ，引导块）快闪记忆体和
1兆位（ 128KB ×8 ） SRAM低电压多的内存产品
不适用于新设计
s
M36W108T和M36W108B被替换
分别由M36W108AT和
M36W108AB
电源电压
– V
CCF
= V
CCS
= 2.7V至3.6V ：为计划，
擦除和读取
s
BGA
LGA
s
s
存取时间： 100ns的
低功耗
- 读取：最大40mA 。 （ SRAM芯片）
- 待机：最大30μA 。 （ SRAM芯片）
- 读取：最大10mA 。 （闪存芯片）
- 待机：最大100μA 。 （闪存芯片）
LBGA48 （ ZM ）
6× 8焊球
LGA48 （ ZN ）
6× 8的焊盘
FL灰内存
s
8兆位（1MB ×8 ）， BOOT BLOCK ERASE
s
s
图1.逻辑图
编程时间： 10μs的典型
编程/擦除控制器（ P / E.C 。 ）
- 程序逐字节
- 状态寄存器的位和就绪/忙输出
VCCF VCCS
s
内存块
- 引导块（顶部或底部的位置）
- 参数及主要街区
A0-A19
W
EF
G
RP
E1S
E2S
M36W108T
M36W108B
RB
20
8
DQ0-DQ7
s
s
块，多块和芯片擦除
擦除挂起和恢复模式
- 阅读并计划在另一座
擦除挂起
s
每10万编程/擦除周期
块
电子签名
- 制造商代码： 20H
- 设备代码， M36W108T ： D2H
- 设备代码， M36W108B ：大昌行
s
SRAM
s
1兆位（ 128KB ×8 ）
s
VSS
AI02509
POWER DOWN采用2个
芯片使能输入
低V
CC
数据保存： 2V
1/35
s
1999年5月
这是仍在生产，但不建议用于新设计的产品信息。
M36W108T ， M36W108B
表2.绝对最大额定值
(1)
符号
T
A
T
BIAS
T
英镑
V
IO （2）
V
CCF
V
CCS
V
（ EF ， RP ）
PD
参数
工作环境温度
(3)
在偏置温度
储存温度
输入或输出电压
Flash芯片电源电压
SRAM芯片的电源电压
EF ， RP电压
功耗
价值
-40到85
-50至125
-65到150
-0.5到V
CC
+0.5
-0.6 5
-0.3 4.6
0.6至13.5
0.7
单位
°C
°C
°C
V
V
V
V
W
注： 1。除了评级"Operating温度Range" ，上面讲的那些表"Absolute最大Ratings" ，可能
对器件造成永久性损坏。这些压力额定值只，设备的操作在这些或任何其他条件
超出本规范的经营部门所标明的是不是暗示。暴露在绝对最大额定值条件
系统蒸发散长时间可能会影响器件的可靠性。另请参阅意法半导体处处计划和其他有关的质
性文件。
2.最小电压可能下冲至-2V过渡期间和小于20ns 。
3.取决于范围。
而芯片擦除，擦除暂停和恢复的
写入到设备中的命令的周期，以一个
使用标准microproces-命令接口
SOR的写时序。
SRAM的组分是低功耗SRAM那
拥有全静态操作无需外部
时钟或定时选通，以同样的地址AC-
塞斯和周期时间。它需要一个单一的2.7V至
3.6V V
CCS
供应，并且所有的输入和输出是
TTL兼容。
信号说明
参见图1和表1中。
地址输入（ A0 - A16 ） 。
地址A0至A16
对于闪存芯片和所述公共输入端
SRAM芯片。地址输入为Flash
存储器或SRAM阵列中一个被锁存
写在闪存芯片的下降沿操作
启用（ EF ） ， SRAM芯片使能（ E1S或E2S ）或
写使能（ W） 。
地址输入（ A17 - A19 ） 。
地址A17到A19
在地址输入为Flash芯片。他们是
在写操作期间锁定在下降沿
闪存芯片使能（ EF ）或写使能（W ） 。
数据输入/输出（ DQ0 - DQ7 ） 。
该输入是
数据在闪存或SRAM被编程
存储器阵列或一个命令要被写入到
C.I.闪存芯片。两者都锁定在利培
闪存芯片使能（ EF ） ， SRAM芯片的边沿
启用（ E1S或E2S ）或写使能（W ） 。该
输出从闪存或SRAM数据AR-
射线，电子签名的制造商或DE-
副代码或状态寄存器的数据轮询位
DQ7 ，触发位DQ6和DQ2 ，错误位
DQ5或擦除定时器位DQ3 。输出是有效的
当闪存芯片使能（ EF ）或SRAM芯片恩
能（ E1S或E2S ）和输出使能（ G）是AC-
略去。输出为高阻抗时，既
闪存芯片和SRAM芯片被取消
或者输出被禁止，当复位（ RP ）
是在一个V
IL
.
闪存芯片使能（ EF ） 。
该芯片使能输入
对于闪存激活存储器控制逻辑，输入
缓冲器，解码器和读出放大器。 EF在V
IH
取消选择的内存，降低了功率变
消耗到备用水平。 EF也可以是
用于控制写入命令寄存器
和闪存阵列，而W则遗迹
在V
IL
。不允许在V设置EF
IL
，个E1在V
IL
和E2S在V
IH
同时。
SRAM芯片使能（ E1S ， E2S ） 。
该芯片恩
能够对输入的SRAM启动的内存控制
逻辑，输入缓冲器，解码器和感测amplifi-
ERS 。 E1S在V
IH
或在V E2S
IL
取消选择的MEM
储器，并降低了功率消耗的
待机水平。 E1S和E2S也可用于
控制写入SRAM存储器阵列，而
W保持在V
IL
。不允许在V设置EF
IL
,
E1S在V
IL
和E2S在V
IH
同时。
输出使能（ G） 。
输出使能的大门
期间通过数据缓冲器输出的读OP-
累加器。当G是高输出的高im-
pedance 。
写使能（ W） 。
写使能输入端接
trols写入Flash中的命令寄存器
芯片和地址/数据锁存器。
3/35
QQ：2880707522 复制
