添加收藏夹  设为首页  深圳服务热线：13692101218  13751165337
Pdf资料  |  热门库存  |  IC详细资料  |  网站地图
IC供应 PDF资料 非IC供应
51电子网联系电话：13692101218
首页
供应信息
求购信息
非IC专区
技术资料
电子资讯
招聘中心
会展信息 51旺铺 会员中心
位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第149页 > M2V28S20ATP
128M同步DRAM
M2V28S20ATP -6 ， -6L ， -7 ， -7L ， -8 ， -8L
十一月'99
M2V28S30ATP -6 ， -6L ， -7 ， -7L ， -8 ， -8L
三菱的LSI
M2V28S40ATP -6 ， -6L ， -7 ， -7L ， -8 ， -8L
SDRAM （修订版1.0E ）
（ 4 - X银行8,388,608 - WORD ×4位）
（ 4 - X银行4,194,304 - WORD ×8位）
（ 4 - X银行2,097,152 - WORD ×16位）
初步
一些内容描述了用于一般的产品是
如有更改，恕不另行通知。
描述
M2V28S20ATP组织为4 - X银行8,388,608字×4位同步DRAM与LVTTL
接口和M2V28S30ATP被组织为4 - X银行4,194,304字×8位和M2V28S40ATP被组织
作为4 - X银行2,097,152字×16位。所有输入和输出都参考CLK的上升沿。
M2V28S20ATP ， M2V28S30ATP ， M2V28S40ATP实现了高达133MHz的超高速数据传输速率，
并适用于主存储器或图形存储器中的计算机系统。
特点
M2V28S20/30/40ATP
项
TCLK
tRAS的
tRCD的
TAC
TRC
Icc1
时钟周期时间
行到列延迟
从CLK访问时间
REF /主动命令时期
工作电流
（ MAX 。 ）
（单银行）
（ MAX 。 ）
（分）
（分）
（分）
（最大值） （ CL = 3 ）
（分）
V28S20
V28S30
V28S40
Icc6
自刷新电流
-6
7.5ns
45ns
20ns
5.4ns
67.5ns
100mA
110mA
130mA
2mA
-7
10ns
50ns
20ns
6ns
70ns
95mA
100mA
120mA
2mA
-8
10ns
50ns
20ns
6ns
70ns
95mA
100mA
120mA
2mA
主动到预充电命令期
- 单3.3V ± 0.3V电源
- 最大。时钟频率
-6： PC133<3-3-3> / -7 ： PC100<2-2-2> / -8 ： PC100<3-2-2>
- 完全同步操作参考时钟上升沿
- 由BA0控制的4 -银行操作， BA1 （银行地址）
- / CAS延时： 2/3 （可编程）
- 突发长度 - 1/2/ 4/8 / FP （可编程）
- 突发类型 - 顺序和交错爆裂（可编程）
- 字节控制 - DQML和DQMU （ M2V28S40ATP ）
- 随机接入列
- 自动预充电/所有银行预充电用A10的控制
- 自动和自刷新
- 4096刷新周期/ 64ms的
- LVTTL接口
- 包
M2V28S20ATP/30ATP/40ATP
400万， 54引脚薄型小外形封装（ TSOP II ） ，具有0.8mm引脚间距
三菱电机
1
128M同步DRAM
M2V28S20ATP -6 ， -6L ， -7 ， -7L ， -8 ， -8L
十一月'99
M2V28S30ATP -6 ， -6L ， -7 ， -7L ， -8 ， -8L
三菱的LSI
M2V28S40ATP -6 ， -6L ， -7 ， -7L ， -8 ， -8L
引脚配置（顶视图）
M2V28S20ATP
M2V28S30ATP
M2V28S40ATP
SDRAM （修订版1.0E ）
（ 4 - X银行8,388,608 - WORD ×4位）
（ 4 - X银行4,194,304 - WORD ×8位）
（ 4 - X银行2,097,152 - WORD ×16位）
引脚配置
（ TOP VIEW ）
VDD
NC
VDDQ
NC
DQ0
VSSQ
NC
NC
VDDQ
NC
DQ1
VSSQ
NC
VDD
NC
/ WE
/ CAS
/ RAS
/ CS
BA0(A13)
BA1(A12)
A10(AP)
A0
A1
A2
A3
VDD
VDD
DQ0
VDDQ
NC
DQ1
VSSQ
NC
DQ2
VDDQ
NC
DQ3
VSSQ
NC
VDD
NC
/ WE
/ CAS
/ RAS
/ CS
BA0(A13)
BA1(A12)
A10(AP)
A0
A1
A2
A3
VDD
VDD
DQ0
VDDQ
DQ1
DQ2
VSSQ
DQ3
DQ4
VDDQ
DQ5
DQ6
VSSQ
DQ7
VDD
DQML
/ WE
/ CAS
/ RAS
/ CS
BA0(A13)
BA1(A12)
A10(AP)
A0
A1
A2
A3
VDD
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
VSS
DQ15
VSSQ
DQ14
DQ13
VDDQ
DQ12
DQ11
VSSQ
DQ10
DQ9
VDDQ
DQ8
VSS
NC
DQMU
CLK
CKE
NC
A11
A9
A8
A7
A6
A5
A4
VSS
VSS
DQ7
VSSQ
NC
DQ6
VDDQ
NC
DQ5
VSSQ
NC
DQ4
VDDQ
NC
VSS
NC
DQM
CLK
CKE
NC
A11
A9
A8
A7
A6
A5
A4
VSS
VSS
NC
VSSQ
NC
DQ3
VDDQ
NC
NC
VSSQ
NC
DQ2
VDDQ
NC
VSS
NC
DQM
CLK
CKE
NC
A11
A9
A8
A7
A6
A5
A4
VSS
CLK
CKE
/ CS
/ RAS
/ CAS
/ WE
DQ0-15
：主时钟
：时钟使能
：片选
：行地址选通
：列地址选通
：写使能
：数据I / O
DQM
A0-11
BA0,1
VDD
VDDQ
VSS
VSSQ
：输出禁用/写屏蔽
：地址输入
：银行地址
：电源
：电源的输出
：地面
：接地输出
三菱电机
2
128M同步DRAM
M2V28S20ATP -6 ， -6L ， -7 ， -7L ， -8 ， -8L
十一月'99
M2V28S30ATP -6 ， -6L ， -7 ， -7L ， -8 ， -8L
三菱的LSI
M2V28S40ATP -6 ， -6L ， -7 ， -7L ， -8 ， -8L
框图
DQ0-7
SDRAM （修订版1.0E ）
（ 4 - X银行8,388,608 - WORD ×4位）
（ 4 - X银行4,194,304 - WORD ×8位）
（ 4 - X银行2,097,152 - WORD ×16位）
I / O缓冲器
存储阵列
4096 x1024 x8
电池阵列
存储阵列
4096 x1024 x8
电池阵列
存储阵列
4096 x1024 x8
电池阵列
存储阵列
4096 x1024 x8
电池阵列
银行＃ 0
银行＃ 1
银行＃ 2
银行＃ 3
模式
注册
控制电路
地址缓冲器
时钟缓冲器
控制信号缓冲
A0-11
BA0,1
CLK
CKE
/ CS
/ RAS
/ CAS
/ WE
DQM
注意：图中显示了M2V28S30ATP 。
该M2V28S20ATP CONFIGRATION是单元阵列和DQ 0-3 4096x2048x4 。
该M2V28S40ATP CONFIGRATION是单元阵列和DQ 0-15的4096x512x16 。
型号代码
这些规则只适用于同步DRAM家族。
M2 V 28号第3 0 A TP -8
访问项目
-6： 7.5ns （ PC133 / 3-3-3 ）
-7 ：为10ns （ PC100 / 2-2-2 ）
-8 ：为10ns （ PC100 / 3-2-2 ）
TP ： TSOP （ II ）
答：第二次。根。
0 ：随机列
2: x4, 3: x8, 4: x16
套餐类型
程世代
功能
组织
同步DRAM
密度
接口
三菱DRAM
28 ： 128Mbit的
V ： LVTTL
三菱电机
3
128M同步DRAM
M2V28S20ATP -6 ， -6L ， -7 ， -7L ， -8 ， -8L
十一月'99
M2V28S30ATP -6 ， -6L ， -7 ， -7L ， -8 ， -8L
三菱的LSI
M2V28S40ATP -6 ， -6L ， -7 ， -7L ， -8 ， -8L
引脚功能
CLK
输入
SDRAM （修订版1.0E ）
（ 4 - X银行8,388,608 - WORD ×4位）
（ 4 - X银行4,194,304 - WORD ×8位）
（ 4 - X银行2,097,152 - WORD ×16位）
主时钟：
所有其它输入都参考CLK的上升沿。
时钟使能：
CKE控制内部时钟。当CKE为低，内部时钟为
下面的循环停止。 CKE也可以用来选择自动/
selfrefresh 。之后，开始自刷新模式时， CKE变
同步输入。只要CKE是低自刷新保持。
片选：
当/ CS为高电平时，任何命令意味着任何操作。
的RAS /组合， / CAS ， /我们定义了基本的命令。
A0-11与BA0,1一起指定行/列地址。
该行地址是通过A0-11指定。列地址
通过A0-9,11 （ X4 ） / A0-9 （ X8 ）指定/ A0-8 （ X16 ） 。
A10也被用于指示预充电选项。当A10是在高一
读/写命令时，自动预充电被执行。当A10是
在高预充电命令，所有银行都预充电。
银行地址：
BA0,1指定该命令适用四家银行之一。
BA0,1必须ACT ， PRE ，读来设置，写入命令。
数据在与数据输出被引用到CLK的上升沿。
嚣面膜/输出禁止：
当DQM是高突发写入，DIN当前周期被屏蔽。
当DQM是高突发读取， Dout为下一次只有一个禁用
周期。
电源，用于在存储器阵列和外围电路。
VDDQ和VSSQ被提供给唯一的输出缓冲器。
CKE
输入
/ CS
/ RAS ， / CAS ， / WE
输入
输入
A0-11
输入
BA0,1
DQ0-7
输入
输入/输出
DQM
输入
VDD ， VSS
VDDQ ， VSSQ
电源
电源
三菱电机
4
128M同步DRAM
M2V28S20ATP -6 ， -6L ， -7 ， -7L ， -8 ， -8L
十一月'99
M2V28S30ATP -6 ， -6L ， -7 ， -7L ， -8 ， -8L
三菱的LSI
M2V28S40ATP -6 ， -6L ， -7 ， -7L ， -8 ， -8L
基本功能
SDRAM （修订版1.0E ）
（ 4 - X银行8,388,608 - WORD ×4位）
（ 4 - X银行4,194,304 - WORD ×8位）
（ 4 - X银行2,097,152 - WORD ×16位）
该M2V28S30ATP提供了基本的功能，银行（行）激活，突发读取/写入，银行
（行）预充电和自动/自刷新。
每一个命令是由/ RAS ， / CAS控制信号在CLK上升沿定义和/ WE 。在
除了3个信号， / CS ， CKE和A10被用作芯片选择，刷新选项，和预充电的选项，
分别。
要知道命令的详细定义，请参见命令真值表。
CLK
/ CS
/ RAS
/ CAS
/ WE
CKE
A10
芯片选择： L =选择， H =取消
命令
命令
命令
刷新选项@刷新命令
预充电选@预充电或读/写命令
定义基本命令
激活（ ACT ） [ / RAS = L ， / CAS = / WE = H]
ACT命令激活一排由BA表示闲置银行。
读（READ ） [ / RAS = H ， / CAS = L ， / WE = H]
READ命令启动突发由BA表示当前银行读取。第一输出数据
后/ CAS延迟出现。当A10 = H在此命令中，银行是一阵后停用
读取（自动预充电，
READA ） 。
写（ WRITE） [ / RAS = H， / CAS = / WE = L]
写命令启动突发写入由广管局表示活动的银行。总数据长度
写入是由脉冲串长度设置。当A10 = H在此命令中，该行后停用
突发写入（自动预充电，
WRITEA ） 。
预充电（PRE ） / RAS = L ， / CAS = H， / WE = L]
PRE命令将停用由BA表示活动的银行。该命令还终止
突发读/写操作。当A10 = H在此命令，所有银行都取消（全部预充电，
PREA
).
自动刷新（ REFA ） [ / RAS = / CAS = L ， / WE = CKE = H ]
REFA命令启动自动刷新周期。刷新地址包括银行地址
内部产生。该命令后，银行会自动预充电。
三菱电机
5
128M同步DRAM
M2V28S20ATP -6 ， -6L ， -7 ， -7L ， -8 ， -8L
十一月'99
M2V28S30ATP -6 ， -6L ， -7 ， -7L ， -8 ， -8L
三菱的LSI
M2V28S40ATP -6 ， -6L ， -7 ， -7L ， -8 ， -8L
SDRAM （修订版1.0E ）
（ 4 - X银行8,388,608 - WORD ×4位）
（ 4 - X银行4,194,304 - WORD ×8位）
（ 4 - X银行2,097,152 - WORD ×16位）
初步
一些内容描述了用于一般的产品是
如有更改，恕不另行通知。
描述
M2V28S20ATP组织为4 - X银行8,388,608字×4位同步DRAM与LVTTL
接口和M2V28S30ATP被组织为4 - X银行4,194,304字×8位和M2V28S40ATP被组织
作为4 - X银行2,097,152字×16位。所有输入和输出都参考CLK的上升沿。
M2V28S20ATP ， M2V28S30ATP ， M2V28S40ATP实现了高达133MHz的超高速数据传输速率，
并适用于主存储器或图形存储器中的计算机系统。
特点
M2V28S20/30/40ATP
项
TCLK
tRAS的
tRCD的
TAC
TRC
Icc1
时钟周期时间
行到列延迟
从CLK访问时间
REF /主动命令时期
工作电流
（ MAX 。 ）
（单银行）
（ MAX 。 ）
（分）
（分）
（分）
（最大值） （ CL = 3 ）
（分）
V28S20
V28S30
V28S40
Icc6
自刷新电流
-6
7.5ns
45ns
20ns
5.4ns
67.5ns
100mA
110mA
130mA
2mA
-7
10ns
50ns
20ns
6ns
70ns
95mA
100mA
120mA
2mA
-8
10ns
50ns
20ns
6ns
70ns
95mA
100mA
120mA
2mA
主动到预充电命令期
- 单3.3V ± 0.3V电源
- 最大。时钟频率
-6： PC133<3-3-3> / -7 ： PC100<2-2-2> / -8 ： PC100<3-2-2>
- 完全同步操作参考时钟上升沿
- 由BA0控制的4 -银行操作， BA1 （银行地址）
- / CAS延时： 2/3 （可编程）
- 突发长度 - 1/2/ 4/8 / FP （可编程）
- 突发类型 - 顺序和交错爆裂（可编程）
- 字节控制 - DQML和DQMU （ M2V28S40ATP ）
- 随机接入列
- 自动预充电/所有银行预充电用A10的控制
- 自动和自刷新
- 4096刷新周期/ 64ms的
- LVTTL接口
- 包
M2V28S20ATP/30ATP/40ATP
400万， 54引脚薄型小外形封装（ TSOP II ） ，具有0.8mm引脚间距
三菱电机
1
128M同步DRAM
M2V28S20ATP -6 ， -6L ， -7 ， -7L ， -8 ， -8L
十一月'99
M2V28S30ATP -6 ， -6L ， -7 ， -7L ， -8 ， -8L
三菱的LSI
M2V28S40ATP -6 ， -6L ， -7 ， -7L ， -8 ， -8L
引脚配置（顶视图）
M2V28S20ATP
M2V28S30ATP
M2V28S40ATP
SDRAM （修订版1.0E ）
（ 4 - X银行8,388,608 - WORD ×4位）
（ 4 - X银行4,194,304 - WORD ×8位）
（ 4 - X银行2,097,152 - WORD ×16位）
引脚配置
（ TOP VIEW ）
VDD
NC
VDDQ
NC
DQ0
VSSQ
NC
NC
VDDQ
NC
DQ1
VSSQ
NC
VDD
NC
/ WE
/ CAS
/ RAS
/ CS
BA0(A13)
BA1(A12)
A10(AP)
A0
A1
A2
A3
VDD
VDD
DQ0
VDDQ
NC
DQ1
VSSQ
NC
DQ2
VDDQ
NC
DQ3
VSSQ
NC
VDD
NC
/ WE
/ CAS
/ RAS
/ CS
BA0(A13)
BA1(A12)
A10(AP)
A0
A1
A2
A3
VDD
VDD
DQ0
VDDQ
DQ1
DQ2
VSSQ
DQ3
DQ4
VDDQ
DQ5
DQ6
VSSQ
DQ7
VDD
DQML
/ WE
/ CAS
/ RAS
/ CS
BA0(A13)
BA1(A12)
A10(AP)
A0
A1
A2
A3
VDD
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
VSS
DQ15
VSSQ
DQ14
DQ13
VDDQ
DQ12
DQ11
VSSQ
DQ10
DQ9
VDDQ
DQ8
VSS
NC
DQMU
CLK
CKE
NC
A11
A9
A8
A7
A6
A5
A4
VSS
VSS
DQ7
VSSQ
NC
DQ6
VDDQ
NC
DQ5
VSSQ
NC
DQ4
VDDQ
NC
VSS
NC
DQM
CLK
CKE
NC
A11
A9
A8
A7
A6
A5
A4
VSS
VSS
NC
VSSQ
NC
DQ3
VDDQ
NC
NC
VSSQ
NC
DQ2
VDDQ
NC
VSS
NC
DQM
CLK
CKE
NC
A11
A9
A8
A7
A6
A5
A4
VSS
CLK
CKE
/ CS
/ RAS
/ CAS
/ WE
DQ0-15
：主时钟
：时钟使能
：片选
：行地址选通
：列地址选通
：写使能
：数据I / O
DQM
A0-11
BA0,1
VDD
VDDQ
VSS
VSSQ
：输出禁用/写屏蔽
：地址输入
：银行地址
：电源
：电源的输出
：地面
：接地输出
三菱电机
2
128M同步DRAM
M2V28S20ATP -6 ， -6L ， -7 ， -7L ， -8 ， -8L
十一月'99
M2V28S30ATP -6 ， -6L ， -7 ， -7L ， -8 ， -8L
三菱的LSI
M2V28S40ATP -6 ， -6L ， -7 ， -7L ， -8 ， -8L
框图
DQ0-7
SDRAM （修订版1.0E ）
（ 4 - X银行8,388,608 - WORD ×4位）
（ 4 - X银行4,194,304 - WORD ×8位）
（ 4 - X银行2,097,152 - WORD ×16位）
I / O缓冲器
存储阵列
4096 x1024 x8
电池阵列
存储阵列
4096 x1024 x8
电池阵列
存储阵列
4096 x1024 x8
电池阵列
存储阵列
4096 x1024 x8
电池阵列
银行＃ 0
银行＃ 1
银行＃ 2
银行＃ 3
模式
注册
控制电路
地址缓冲器
时钟缓冲器
控制信号缓冲
A0-11
BA0,1
CLK
CKE
/ CS
/ RAS
/ CAS
/ WE
DQM
注意：图中显示了M2V28S30ATP 。
该M2V28S20ATP CONFIGRATION是单元阵列和DQ 0-3 4096x2048x4 。
该M2V28S40ATP CONFIGRATION是单元阵列和DQ 0-15的4096x512x16 。
型号代码
这些规则只适用于同步DRAM家族。
M2 V 28号第3 0 A TP -8
访问项目
-6： 7.5ns （ PC133 / 3-3-3 ）
-7 ：为10ns （ PC100 / 2-2-2 ）
-8 ：为10ns （ PC100 / 3-2-2 ）
TP ： TSOP （ II ）
答：第二次。根。
0 ：随机列
2: x4, 3: x8, 4: x16
套餐类型
程世代
功能
组织
同步DRAM
密度
接口
三菱DRAM
28 ： 128Mbit的
V ： LVTTL
三菱电机
3
128M同步DRAM
M2V28S20ATP -6 ， -6L ， -7 ， -7L ， -8 ， -8L
十一月'99
M2V28S30ATP -6 ， -6L ， -7 ， -7L ， -8 ， -8L
三菱的LSI
M2V28S40ATP -6 ， -6L ， -7 ， -7L ， -8 ， -8L
引脚功能
CLK
输入
SDRAM （修订版1.0E ）
（ 4 - X银行8,388,608 - WORD ×4位）
（ 4 - X银行4,194,304 - WORD ×8位）
（ 4 - X银行2,097,152 - WORD ×16位）
主时钟：
所有其它输入都参考CLK的上升沿。
时钟使能：
CKE控制内部时钟。当CKE为低，内部时钟为
下面的循环停止。 CKE也可以用来选择自动/
selfrefresh 。之后，开始自刷新模式时， CKE变
同步输入。只要CKE是低自刷新保持。
片选：
当/ CS为高电平时，任何命令意味着任何操作。
的RAS /组合， / CAS ， /我们定义了基本的命令。
A0-11与BA0,1一起指定行/列地址。
该行地址是通过A0-11指定。列地址
通过A0-9,11 （ X4 ） / A0-9 （ X8 ）指定/ A0-8 （ X16 ） 。
A10也被用于指示预充电选项。当A10是在高一
读/写命令时，自动预充电被执行。当A10是
在高预充电命令，所有银行都预充电。
银行地址：
BA0,1指定该命令适用四家银行之一。
BA0,1必须ACT ， PRE ，读来设置，写入命令。
数据在与数据输出被引用到CLK的上升沿。
嚣面膜/输出禁止：
当DQM是高突发写入，DIN当前周期被屏蔽。
当DQM是高突发读取， Dout为下一次只有一个禁用
周期。
电源，用于在存储器阵列和外围电路。
VDDQ和VSSQ被提供给唯一的输出缓冲器。
CKE
输入
/ CS
/ RAS ， / CAS ， / WE
输入
输入
A0-11
输入
BA0,1
DQ0-7
输入
输入/输出
DQM
输入
VDD ， VSS
VDDQ ， VSSQ
电源
电源
三菱电机
4
128M同步DRAM
M2V28S20ATP -6 ， -6L ， -7 ， -7L ， -8 ， -8L
十一月'99
M2V28S30ATP -6 ， -6L ， -7 ， -7L ， -8 ， -8L
三菱的LSI
M2V28S40ATP -6 ， -6L ， -7 ， -7L ， -8 ， -8L
基本功能
SDRAM （修订版1.0E ）
（ 4 - X银行8,388,608 - WORD ×4位）
（ 4 - X银行4,194,304 - WORD ×8位）
（ 4 - X银行2,097,152 - WORD ×16位）
该M2V28S30ATP提供了基本的功能，银行（行）激活，突发读取/写入，银行
（行）预充电和自动/自刷新。
每一个命令是由/ RAS ， / CAS控制信号在CLK上升沿定义和/ WE 。在
除了3个信号， / CS ， CKE和A10被用作芯片选择，刷新选项，和预充电的选项，
分别。
要知道命令的详细定义，请参见命令真值表。
CLK
/ CS
/ RAS
/ CAS
/ WE
CKE
A10
芯片选择： L =选择， H =取消
命令
命令
命令
刷新选项@刷新命令
预充电选@预充电或读/写命令
定义基本命令
激活（ ACT ） [ / RAS = L ， / CAS = / WE = H]
ACT命令激活一排由BA表示闲置银行。
读（READ ） [ / RAS = H ， / CAS = L ， / WE = H]
READ命令启动突发由BA表示当前银行读取。第一输出数据
后/ CAS延迟出现。当A10 = H在此命令中，银行是一阵后停用
读取（自动预充电，
READA ） 。
写（ WRITE） [ / RAS = H， / CAS = / WE = L]
写命令启动突发写入由广管局表示活动的银行。总数据长度
写入是由脉冲串长度设置。当A10 = H在此命令中，该行后停用
突发写入（自动预充电，
WRITEA ） 。
预充电（PRE ） / RAS = L ， / CAS = H， / WE = L]
PRE命令将停用由BA表示活动的银行。该命令还终止
突发读/写操作。当A10 = H在此命令，所有银行都取消（全部预充电，
PREA
).
自动刷新（ REFA ） [ / RAS = / CAS = L ， / WE = CKE = H ]
REFA命令启动自动刷新周期。刷新地址包括银行地址
内部产生。该命令后，银行会自动预充电。
三菱电机
5
查看更多M2V28S20ATPPDF信息
推荐型号
MAX774IRGEVKIT
MAX4063EUD
M74HC390M1R
MAFL-010256-CB0AD0
M5-320/74-10VI
M27C4002-12J1TR
MBM29LV008BA-70PTN
MI-P53W-IYW
MI-P6XZ-IXV
MAL215370478E3
MA4220-M
MLL5228A
MI-P52-MXY
MI-P5Z-IWW
MBM29LV160B-90PFTR
M48T35AY-10PH1F
MC9S12KT256CPV
MAX6721UTZGD3-T
MIL1812-392J
MAX1101
供货商
型号
厂家
批号
数量
封装
单价/备注
操作
    深圳市壹芯创科技有限公司
    QQ： 点击这里给我发消息 QQ：2880707522 复制 点击这里给我发消息 QQ：2369405325 复制

    电话：0755-82780082
    联系人：杨小姐
    地址：深圳市福田区振兴路156号上步工业区405栋3层

    M2V28S20ATP
    -
    -
    -
    -
    终端采购配单精选

更多配单专家
GERMANY XIANZHOU GROUP CO., LTD
QQ： 点击这里给我发消息 QQ：5645336 复制
电话：13910052844（微信同步）
联系人：刘先生
地址：北京市海淀区增光路27号2-1-1102
M2V28S20ATP
√ 欧美㊣品
▲10/11+
8270
贴◆插
【dz37.com】实时报价有图&PDF
查询更多M2V28S20ATP供应信息
深圳市碧威特网络技术有限公司
 复制成功！