DDR SDRAM
(Rev.1.44)
三月'02
三菱的LSI
M2S56D20 / 30 / 40ATP -75AL , -75A , -75L , -75 , -10L , -10
M2S56D20 / 30 / 40AKT -75AL , -75A , -75L , -75 , -10L , -10
256M双数据速率同步DRAM
内容如有更改,恕不另行通知。
描述
M2S56D20ATP / AKT是一个4行X 16777216字×4位,
M2S56D30ATP / AKT是一个4行X 8388608字×8位,
M2S56D40ATP / AKT是一个4行X 4194304字×16位,
双倍数据速率同步DRAM ,具有SSTL_2接口。所有的控制和地址信号为
引用的CLK.Input数据的上升沿被寄存在数据选通脉冲的两个边沿,并输出
数据和数据选通信号在CLK的两个边缘被引用。该M2S56D20 / 30 / 40ATP达到很高
高速数据速率达到133MHz ,并适用于在计算机系统的主存储器。
特点
- VDD = VDDQ = 2.5V + 0.2V
- 双数据速率的架构;每个时钟周期2的数据传输
- 双向,数据选通( DQS)被发送/接收的数据
- 差分时钟输入( CLK和/ CLK )
- DLL对齐DQ和DQS转换
- 命令是每个CLK正沿进入
- 数据和数据屏蔽参照的DQS的两个边缘
- 4 - 银行业务由BA0控制, BA1 (银行地址)
- / CAS延时: 2.0 / 2.5 (可编程)
- 突发长度 - 2/4/8 (可编程)
- 突发类型 - 顺序/交错(可编程)
- 自动预充电/所有银行预充电是通过控制A10
- 8192刷新周期/ 64ms的( 4银行同步更新)
- 自动刷新和自刷新
- 行地址A0-12 /列地址A0-9,11 ( X4 ) / A0-9 ( X8 ) / A0-8 ( X16 )
- SSTL_2接口
- 两个66针TSOP封装和64引脚小型封装TSOP
M2S56D * 0ATP : 0.8毫米引线间距66引脚TSOP封装
M2S56D * 0AKT : 0.4毫米引线间距64引脚小型封装TSOP
- JEDEC标准
- 低功耗为自刷新电流ICC6 : 2毫安( -75AL , -75L , -10L )
工作频率
马克斯。频率最大。频率
@ CL = 2.0 *
@ CL = 2.5 *
M2S56D20/30/40ATP/AKT-75AL/-75A
M2S56D20/30/40ATP/AKT-75L/-75
M2S56D20/30/40ATP/AKT-10L/-10
133MHz
100MHz
100MHz
133MHz
133MHz
125MHz
标准
DDR266A
DDR266B
DDR200
* CL = CAS (读)延迟
三菱电机
1