M24256-B
M24128-B
一百二十八分之二百五十六千位串行I 2 C总线的EEPROM
与三芯片使能线
初步数据
s
s
兼容我
2
C扩展寻址
两线我
2
C接口
支持400千赫协议
单电源电压：
- 4.5V至5.5V的M24xxx -B
- 2.5V至5.5V的M24xxx -BW
- 1.8V至3.6V的M24xxx -BR
s
8
1
PSDIP8 （ BN ）
0.25毫米框架
14
1
TSSOP14 （ DL ）
169密耳宽
s
s
s
s
s
s
s
s
硬件写控制
字节和页写（最多64个字节）
随机和顺序读模式
自定时编程周期
自动地址递增
增强的ESD /闩锁的行为
100000擦除/写周期（最小）
40年的数据保存（最低）
8
1
SO8 （ MN ）
150密耳宽
8
1
TSSOP8 （ DW ）
169密耳宽
描述
这些我
2
C兼容电可擦除亲
可编程存储器（EEPROM）器件是奥尔加
的发布作为32Kx8位（ M24256 -B）和16Kx8位
(M24128-B).
这些存储器设备与兼容
I
2
C扩展内存标准。这是一个两线
一种使用双向数据总线的串行接口
和串行时钟。该存储器带有一个内置的4-
位独特的设备类型标识代码（ 1010 ）在
根据我
2
C总线定义。
图1.逻辑图
VCC
3
表1.信号名称
E0, E1, E2
SDA
芯片使能输入
串行数据/地址输入/
产量
串行时钟
写控制
电源电压
地
E0-E2
SCL
WC
M24256-B
M24128-B
SDA
SCL
WC
V
CC
V
SS
VSS
AI02809
2000年2月
这是对正在开发或正在接受评估新产品的初步信息。详细信息如有变更，恕不另行通知。
1/19
M24256 -B ， M24128 -B
图2A 。 PSDIP8连接
图2C 。连接TSSOP14
M24256-B
M24128-B
E0
E1
E2
VSS
1
2
3
4
8
7
6
5
AI02810
M24256-B
M24128-B
E0
E1
NC
NC
NC
E2
VSS
1
2
3
4
5
6
7
14
13
12
11
10
9
8
AI02812
VCC
WC
SCL
SDA
VCC
WC
NC
NC
NC
SCL
SDA
注：1， NC =不连接
图2B中。 SO8和TSSOP8连接
M24256-B
M24128-B
E0
E1
E2
VSS
1
2
3
4
8
7
6
5
AI02811
VCC
WC
SCL
SDA
内存表现为在I从站设备
2
C
协议中，所有的内存操作同步
由串行时钟。读取和写入操作
通过启动条件启动，通过所产生的
总线主控器。启动条件之后是
设备选择的代码和RW位（如描述
表3 ） ，一个应答位终止。
当将数据写入存储器，存储器IN-
serts的9时应答位
th
位时，
继总线主控器的8位传输。
当数据总线主机，总线读
高手确认收到的数据字节
以同样的方式。数据传输是通过终止
在确认之后，停止条件的写入和自动对焦
之三的Noack为READ 。
上电复位： V
CC
锁定写保护
为了防止数据损坏和意外的
在上电期间写操作，上电重
表2.绝对最大额定值
1
符号
T
A
T
英镑
参数
工作环境温度
储存温度
PSDIP8 ：10秒
SO8 ： 40秒
TSSOP8 ： 40秒
TSSOP14 ： 40秒
价值
-40至125
-65到150
260
215
215
215
-0.6 6.5
-0.3 6.5
4000
单位
°C
°C
°C
T
领导
焊接温度焊接过程中
V
IO
V
CC
V
ESD
输入或输出范围
电源电压
静电放电电压（人体模型）
2
V
V
V
注： 1，除了等级“工作温度范围” ，强调高于表中所列“绝对最大额定值”可能
对器件造成永久性损坏。这些压力额定值只，设备的操作在这些或任何其他条件
超出本规范的经营部门所标明的是不是暗示。暴露在绝对最大额定值条件
系统蒸发散长时间可能会影响器件的可靠性。另请参阅ST SURE计划和其他有关质量文件。
2. MIL -STD- 883C ， 3015.7 （ 100 pF的， 1500
)
2/19
M24256 -B ， M24128 -B
集（POR）电路被包括在内。内部复位
保持有效，直到V
CC
电压已达到
POR阈值，并且所有的操作都显示
体健 - 该设备将不会对任何的COM回应
命令。以同样的方式，当V
CC
从下降
工作电压低于POR阈值，
所有的操作都被禁止，该设备将无法
响应任何命令。一个稳定，有效的V
CC
施加任何逻辑信号之前必须应用。
信号说明
串行时钟（ SCL ）
SCL输入引脚用于选通中的所有数据和
出的存储器中。在应用这条线在哪里
使用奴隶到总线同步到慢
呃时钟，主机必须具有漏极开路输出
放，和一个上拉电阻，必须从连接
SCL线为V
CC
。 （图3表示如何
上拉电阻器的值可以被计算） 。在
同步的大多数应用中，虽然，这种方法
nization不采用，因此上拉电阻
器是没有必要的，只要主人有
推挽（而不是开路漏极）输出。
串行数据（ SDA ）
SDA引脚是双向的，而且是用来反式
或缩小存储器的FER数据。这是一个漏极开路
输出可能是线或运算与其他开放
漏，或在公共汽车上集电极开路信号。上拉
电阻必须从SDA总线连接
到V
CC
。 （图3表示的是如何的价值
上拉电阻可以计算） 。
芯片使能（ E2 ， E1 ， E0 ）
这些芯片使能输入用于设置该值
要被看为对三至少显著
位的7位器件选择代码（B3 ， B2，B1 ） 。
这些输入必须直接连接到V
CC
或V
SS
to
建立设备选择代码。如果不整合
连接的，在E2 ， E1和E0输入在内部
读作V
IL
（见表7和表8）
写控制（ WC ）
硬件写控制引脚（ WC ）是有用的
保护存储器的整个内容从
意外的擦/写。所述写控制信号是
用于使能（WC = V
IL
）或禁用（ WC = V
IH
)
写指令来对整个存储器区。当
未连接时， WC输入在内部读作
V
IL
，被允许和写操作。
当WC = 1 ，设备选择和地址字节
是公认的，数据字节非应答
边。
请参阅应用笔记
AN404
为更
写入控制功能的详细描述。
设备操作
所述存储器装置支持我
2
C协议。
这总结在图4中，与比较
在应用笔记其它串行总线协议
AN1001.
发送到总线的数据的任何设备
被定义为一个发送器，并且任何装置
读取的数据是一个接收器。该装置
控制数据传输被称为大师，
和另一个作为从机。数据传输只能
由主器件启动，这也将提供
串行时钟进行同步。内存
设备始终在所有通信从站设备
化。
启动条件
开始是由一个高鉴定到的低转换
SDA线，而时钟，SCL是稳定的，在
高状态。启动条件必须先于任何
数据传输命令。存储器器件所
连续监控（除了一个编程期间
图3.最大R
L
值与总线电容（C
公共汽车
）为一个余
2
C总线
VCC
20
最大RP值（千欧）
16
RL
12
8
4
0
10
100
CBUS （PF ）
AI01665
RL
SDA
主
FC = 100kHz的
FC = 400kHz的
SCL
CBUS
CBUS
1000
3/19
M24256 -B ， M24128 -B
图4.我
2
C总线协议
SCL
SDA
开始
条件
SDA
输入
SDA
变化
停止
条件
SCL
1
2
3
7
8
9
SDA
最高位
确认
开始
条件
SCL
1
2
3
7
8
9
SDA
最高位
确认
停止
条件
AI00792
为启动条件的周期）的SDA和SCL线
化，并且不会响应，除非给出一个。
停止条件
停止由低识别到高过渡
SDA线而时钟SCL为稳定的高
状态。停止条件终止通信
所述存储装置和总线mas-之间和灰
之三。在读的最后一个停止条件
命令后（只有经过）的Noack ，势力
存储设备插入其待机状态。一个停止
条件在Write指令的触发器的端
内部EEPROM写周期。
确认位（ ACK ）
一个确认信号被用于指示一个suc-
cessful字节传输。总线发射器，无论是
它是主机或从机，后释放SDA总线
发送8位数据。在9
th
时钟
脉冲周期，接收器拉SDA总线低
确认所收到的八个数据位。
数据输入
在数据输入时，该存储器器件样品的
在时钟的上升沿，SDA总线信号，
SCL 。对于正确的设备操作， SDA信号
必须在时钟期间是稳定的低到高的跃迁
化，并且数据必须改变
只
当SCL
线是低的。
存储器寻址
要启动总线主机之间的通信
而从内存，主机必须启动
启动条件。在此之后，主机发送
8位字节，表3所示，在SDA总线上
线（第一最显著位）。这包括在
7位器件选择代码和1位读/写
代号（ RW ） 。设备选择代码为进一
疗法分为： 4位设备类型标识符，
和一个3位的芯片使能“地址” （ E 2， E 1 ， E 0 ） 。
为了解决存储阵列， 4位设备
类型标识符是1010B 。
4/19
M24256 -B ， M24128 -B
表3.设备选择代码
1
设备类型标识
b7
设备选择的代码
1
b6
0
b5
1
b4
0
b3
E2
芯片使能
b2
E1
b1
E0
RW
b0
RW
注： 1.最显著位的b7中，首先发送。
多达八个存储器设备可连接于
一个单一的我
2
C总线。每一个被赋予一个唯一的3位
它的芯片使能输入的代码。当设备
选择代码收到SDA总线上的MEM-
储器只响应当片选码是
相同的图案施加到其芯片使能
销。
8
th
位是RW位。这被设置为'1'，读
和' 0'的写操作。如果出现上一场比赛
设备选择的代码，相应的MEM
储器给人的SDA总线上的确认能很好地协同
荷兰国际集团的9
th
位时间。如果内存不匹配
设备选择的代码，它会取消自己从
总线，并进入待机模式。
有两种模式都为读取和写入。
这些总结在表6和描述
后来。高手之间的通信
从结束一个停止条件。
在存储器中的每个数据字节都有一个16位（ 2
字节宽）地址。最高有效字节（ TA-
BLE 4 ）首先发送，其次是最不显著
字节（表5） 。位B15到B0形成的地址
字节在存储器中。位B15被视为一个不要
关心一下就M24256 -B的内存。位B15和
B14被视为无关位上M24128-
B记忆。
写操作
在开始状态之后，主机发送一个
设备与RW选择代码位设置为“0” ，如
在表6中的存储器承认此示出，
并等待两个地址字节。内存再
表4.最高有效字节
b15
b14
b13
b12
b11
b10
b9
b8
注：1， B15被视为不要在M24256 -B系列护理。
B15和B14都不要在M24128 -B系列护理。
表5.最低有效字节
b7
b6
b5
b4
b3
b2
b1
b0
sponds每个地址字节产生确认
位，然后等待下一个数据字节。
写入到存储器可以如WC抑制
输入引脚被拉高。与任何写命令
WC = 1（在一段时间内从起始
状态，直到两个地址字节的末尾）
不会修改存储器内容，并AC-
companying数据字节
不
必须承认，
如示于图5。
字节写
在字节写模式下，设备后，选择
代码和地址字节，主机发出
一个数据字节。若该位置写
由WC PIN保护，存储与回复
的Noack ，并且位置不被修改。如果，在 -
取而代之，在WC脚已经保持为0 ，如图
如图6所示，存储器回复带的Ack 。该
主终止传输通过生成
停止条件。
页写
页写模式，允许最多64个字节是
写在单个写入循环中，条件是它们
都位于内存中的同一个“行”中：
表6.操作模式
模式
当前地址读
随机地址读
1
顺序读取
字节写
页写
注：1，X =
V
IH
或V
IL
.
RW位
1
0
WC
1
X
X
数据字节
1
1
初始序列
开始，设备选择， RW = ' 1 '
开始，设备选择， RW =' 0 ' ，地址
重新启动，设备选择， RW = ' 1 '
X
X
V
IL
V
IL
≥
1
1
≤
64
1
0
0
类似于目前或随机地址读
开始，设备选择， RW =' 0 '
开始，设备选择， RW =' 0 '
5/19
M24256-B
M24128-B
一百二十八分之二百五十六千位串行I 2 C总线的EEPROM
与三芯片使能线
初步数据
s
s
兼容我
2
C扩展寻址
两线我
2
C接口
支持400千赫协议
单电源电压：
- 4.5V至5.5V的M24xxx -B
- 2.5V至5.5V的M24xxx -BW
- 1.8V至3.6V的M24xxx -BR
s
8
1
PSDIP8 （ BN ）
0.25毫米框架
14
1
TSSOP14 （ DL ）
169密耳宽
s
s
s
s
s
s
s
s
硬件写控制
字节和页写（最多64个字节）
随机和顺序读模式
自定时编程周期
自动地址递增
增强的ESD /闩锁的行为
100000擦除/写周期（最小）
40年的数据保存（最低）
8
1
SO8 （ MN ）
150密耳宽
8
1
TSSOP8 （ DW ）
169密耳宽
描述
这些我
2
C兼容电可擦除亲
可编程存储器（EEPROM）器件是奥尔加
的发布作为32Kx8位（ M24256 -B）和16Kx8位
(M24128-B).
这些存储器设备与兼容
I
2
C扩展内存标准。这是一个两线
一种使用双向数据总线的串行接口
和串行时钟。该存储器带有一个内置的4-
位独特的设备类型标识代码（ 1010 ）在
根据我
2
C总线定义。
图1.逻辑图
VCC
3
表1.信号名称
E0, E1, E2
SDA
芯片使能输入
串行数据/地址输入/
产量
串行时钟
写控制
电源电压
地
E0-E2
SCL
WC
M24256-B
M24128-B
SDA
SCL
WC
V
CC
V
SS
VSS
AI02809
2000年2月
这是对正在开发或正在接受评估新产品的初步信息。详细信息如有变更，恕不另行通知。
1/19
M24256 -B ， M24128 -B
图2A 。 PSDIP8连接
图2C 。连接TSSOP14
M24256-B
M24128-B
E0
E1
E2
VSS
1
2
3
4
8
7
6
5
AI02810
M24256-B
M24128-B
E0
E1
NC
NC
NC
E2
VSS
1
2
3
4
5
6
7
14
13
12
11
10
9
8
AI02812
VCC
WC
SCL
SDA
VCC
WC
NC
NC
NC
SCL
SDA
注：1， NC =不连接
图2B中。 SO8和TSSOP8连接
M24256-B
M24128-B
E0
E1
E2
VSS
1
2
3
4
8
7
6
5
AI02811
VCC
WC
SCL
SDA
内存表现为在I从站设备
2
C
协议中，所有的内存操作同步
由串行时钟。读取和写入操作
通过启动条件启动，通过所产生的
总线主控器。启动条件之后是
设备选择的代码和RW位（如描述
表3 ） ，一个应答位终止。
当将数据写入存储器，存储器IN-
serts的9时应答位
th
位时，
继总线主控器的8位传输。
当数据总线主机，总线读
高手确认收到的数据字节
以同样的方式。数据传输是通过终止
在确认之后，停止条件的写入和自动对焦
之三的Noack为READ 。
上电复位： V
CC
锁定写保护
为了防止数据损坏和意外的
在上电期间写操作，上电重
表2.绝对最大额定值
1
符号
T
A
T
英镑
参数
工作环境温度
储存温度
PSDIP8 ：10秒
SO8 ： 40秒
TSSOP8 ： 40秒
TSSOP14 ： 40秒
价值
-40至125
-65到150
260
215
215
215
-0.6 6.5
-0.3 6.5
4000
单位
°C
°C
°C
T
领导
焊接温度焊接过程中
V
IO
V
CC
V
ESD
输入或输出范围
电源电压
静电放电电压（人体模型）
2
V
V
V
注： 1，除了等级“工作温度范围” ，强调高于表中所列“绝对最大额定值”可能
对器件造成永久性损坏。这些压力额定值只，设备的操作在这些或任何其他条件
超出本规范的经营部门所标明的是不是暗示。暴露在绝对最大额定值条件
系统蒸发散长时间可能会影响器件的可靠性。另请参阅ST SURE计划和其他有关质量文件。
2. MIL -STD- 883C ， 3015.7 （ 100 pF的， 1500
)
2/19
M24256 -B ， M24128 -B
集（POR）电路被包括在内。内部复位
保持有效，直到V
CC
电压已达到
POR阈值，并且所有的操作都显示
体健 - 该设备将不会对任何的COM回应
命令。以同样的方式，当V
CC
从下降
工作电压低于POR阈值，
所有的操作都被禁止，该设备将无法
响应任何命令。一个稳定，有效的V
CC
施加任何逻辑信号之前必须应用。
信号说明
串行时钟（ SCL ）
SCL输入引脚用于选通中的所有数据和
出的存储器中。在应用这条线在哪里
使用奴隶到总线同步到慢
呃时钟，主机必须具有漏极开路输出
放，和一个上拉电阻，必须从连接
SCL线为V
CC
。 （图3表示如何
上拉电阻器的值可以被计算） 。在
同步的大多数应用中，虽然，这种方法
nization不采用，因此上拉电阻
器是没有必要的，只要主人有
推挽（而不是开路漏极）输出。
串行数据（ SDA ）
SDA引脚是双向的，而且是用来反式
或缩小存储器的FER数据。这是一个漏极开路
输出可能是线或运算与其他开放
漏，或在公共汽车上集电极开路信号。上拉
电阻必须从SDA总线连接
到V
CC
。 （图3表示的是如何的价值
上拉电阻可以计算） 。
芯片使能（ E2 ， E1 ， E0 ）
这些芯片使能输入用于设置该值
要被看为对三至少显著
位的7位器件选择代码（B3 ， B2，B1 ） 。
这些输入必须直接连接到V
CC
或V
SS
to
建立设备选择代码。如果不整合
连接的，在E2 ， E1和E0输入在内部
读作V
IL
（见表7和表8）
写控制（ WC ）
硬件写控制引脚（ WC ）是有用的
保护存储器的整个内容从
意外的擦/写。所述写控制信号是
用于使能（WC = V
IL
）或禁用（ WC = V
IH
)
写指令来对整个存储器区。当
未连接时， WC输入在内部读作
V
IL
，被允许和写操作。
当WC = 1 ，设备选择和地址字节
是公认的，数据字节非应答
边。
请参阅应用笔记
AN404
为更
写入控制功能的详细描述。
设备操作
所述存储器装置支持我
2
C协议。
这总结在图4中，与比较
在应用笔记其它串行总线协议
AN1001.
发送到总线的数据的任何设备
被定义为一个发送器，并且任何装置
读取的数据是一个接收器。该装置
控制数据传输被称为大师，
和另一个作为从机。数据传输只能
由主器件启动，这也将提供
串行时钟进行同步。内存
设备始终在所有通信从站设备
化。
启动条件
开始是由一个高鉴定到的低转换
SDA线，而时钟，SCL是稳定的，在
高状态。启动条件必须先于任何
数据传输命令。存储器器件所
连续监控（除了一个编程期间
图3.最大R
L
值与总线电容（C
公共汽车
）为一个余
2
C总线
VCC
20
最大RP值（千欧）
16
RL
12
8
4
0
10
100
CBUS （PF ）
AI01665
RL
SDA
主
FC = 100kHz的
FC = 400kHz的
SCL
CBUS
CBUS
1000
3/19
M24256 -B ， M24128 -B
图4.我
2
C总线协议
SCL
SDA
开始
条件
SDA
输入
SDA
变化
停止
条件
SCL
1
2
3
7
8
9
SDA
最高位
确认
开始
条件
SCL
1
2
3
7
8
9
SDA
最高位
确认
停止
条件
AI00792
为启动条件的周期）的SDA和SCL线
化，并且不会响应，除非给出一个。
停止条件
停止由低识别到高过渡
SDA线而时钟SCL为稳定的高
状态。停止条件终止通信
所述存储装置和总线mas-之间和灰
之三。在读的最后一个停止条件
命令后（只有经过）的Noack ，势力
存储设备插入其待机状态。一个停止
条件在Write指令的触发器的端
内部EEPROM写周期。
确认位（ ACK ）
一个确认信号被用于指示一个suc-
cessful字节传输。总线发射器，无论是
它是主机或从机，后释放SDA总线
发送8位数据。在9
th
时钟
脉冲周期，接收器拉SDA总线低
确认所收到的八个数据位。
数据输入
在数据输入时，该存储器器件样品的
在时钟的上升沿，SDA总线信号，
SCL 。对于正确的设备操作， SDA信号
必须在时钟期间是稳定的低到高的跃迁
化，并且数据必须改变
只
当SCL
线是低的。
存储器寻址
要启动总线主机之间的通信
而从内存，主机必须启动
启动条件。在此之后，主机发送
8位字节，表3所示，在SDA总线上
线（第一最显著位）。这包括在
7位器件选择代码和1位读/写
代号（ RW ） 。设备选择代码为进一
疗法分为： 4位设备类型标识符，
和一个3位的芯片使能“地址” （ E 2， E 1 ， E 0 ） 。
为了解决存储阵列， 4位设备
类型标识符是1010B 。
4/19
M24256 -B ， M24128 -B
表3.设备选择代码
1
设备类型标识
b7
设备选择的代码
1
b6
0
b5
1
b4
0
b3
E2
芯片使能
b2
E1
b1
E0
RW
b0
RW
注： 1.最显著位的b7中，首先发送。
多达八个存储器设备可连接于
一个单一的我
2
C总线。每一个被赋予一个唯一的3位
它的芯片使能输入的代码。当设备
选择代码收到SDA总线上的MEM-
储器只响应当片选码是
相同的图案施加到其芯片使能
销。
8
th
位是RW位。这被设置为'1'，读
和' 0'的写操作。如果出现上一场比赛
设备选择的代码，相应的MEM
储器给人的SDA总线上的确认能很好地协同
荷兰国际集团的9
th
位时间。如果内存不匹配
设备选择的代码，它会取消自己从
总线，并进入待机模式。
有两种模式都为读取和写入。
这些总结在表6和描述
后来。高手之间的通信
从结束一个停止条件。
在存储器中的每个数据字节都有一个16位（ 2
字节宽）地址。最高有效字节（ TA-
BLE 4 ）首先发送，其次是最不显著
字节（表5） 。位B15到B0形成的地址
字节在存储器中。位B15被视为一个不要
关心一下就M24256 -B的内存。位B15和
B14被视为无关位上M24128-
B记忆。
写操作
在开始状态之后，主机发送一个
设备与RW选择代码位设置为“0” ，如
在表6中的存储器承认此示出，
并等待两个地址字节。内存再
表4.最高有效字节
b15
b14
b13
b12
b11
b10
b9
b8
注：1， B15被视为不要在M24256 -B系列护理。
B15和B14都不要在M24128 -B系列护理。
表5.最低有效字节
b7
b6
b5
b4
b3
b2
b1
b0
sponds每个地址字节产生确认
位，然后等待下一个数据字节。
写入到存储器可以如WC抑制
输入引脚被拉高。与任何写命令
WC = 1（在一段时间内从起始
状态，直到两个地址字节的末尾）
不会修改存储器内容，并AC-
companying数据字节
不
必须承认，
如示于图5。
字节写
在字节写模式下，设备后，选择
代码和地址字节，主机发出
一个数据字节。若该位置写
由WC PIN保护，存储与回复
的Noack ，并且位置不被修改。如果，在 -
取而代之，在WC脚已经保持为0 ，如图
如图6所示，存储器回复带的Ack 。该
主终止传输通过生成
停止条件。
页写
页写模式，允许最多64个字节是
写在单个写入循环中，条件是它们
都位于内存中的同一个“行”中：
表6.操作模式
模式
当前地址读
随机地址读
1
顺序读取
字节写
页写
注：1，X =
V
IH
或V
IL
.
RW位
1
0
WC
1
X
X
数据字节
1
1
初始序列
开始，设备选择， RW = ' 1 '
开始，设备选择， RW =' 0 ' ，地址
重新启动，设备选择， RW = ' 1 '
X
X
V
IL
V
IL
≥
1
1
≤
64
1
0
0
类似于目前或随机地址读
开始，设备选择， RW =' 0 '
开始，设备选择， RW =' 0 '
5/19
M24256-B
M24128-B
一百二十八分之二百五十六千位串行I 2 C总线的EEPROM
与三芯片使能线
初步数据
s
s
兼容我
2
C扩展寻址
两线我
2
C接口
支持400千赫协议
单电源电压：
- 4.5V至5.5V的M24xxx -B
- 2.5V至5.5V的M24xxx -BW
- 1.8V至3.6V的M24xxx -BR
s
8
1
PSDIP8 （ BN ）
0.25毫米框架
14
1
TSSOP14 （ DL ）
169密耳宽
s
s
s
s
s
s
s
s
硬件写控制
字节和页写（最多64个字节）
随机和顺序读模式
自定时编程周期
自动地址递增
增强的ESD /闩锁的行为
100000擦除/写周期（最小）
40年的数据保存（最低）
8
1
SO8 （ MN ）
150密耳宽
8
1
TSSOP8 （ DW ）
169密耳宽
描述
这些我
2
C兼容电可擦除亲
可编程存储器（EEPROM）器件是奥尔加
的发布作为32Kx8位（ M24256 -B）和16Kx8位
(M24128-B).
这些存储器设备与兼容
I
2
C扩展内存标准。这是一个两线
一种使用双向数据总线的串行接口
和串行时钟。该存储器带有一个内置的4-
位独特的设备类型标识代码（ 1010 ）在
根据我
2
C总线定义。
图1.逻辑图
VCC
3
表1.信号名称
E0, E1, E2
SDA
芯片使能输入
串行数据/地址输入/
产量
串行时钟
写控制
电源电压
地
E0-E2
SCL
WC
M24256-B
M24128-B
SDA
SCL
WC
V
CC
V
SS
VSS
AI02809
2000年2月
这是对正在开发或正在接受评估新产品的初步信息。详细信息如有变更，恕不另行通知。
1/19
M24256 -B ， M24128 -B
图2A 。 PSDIP8连接
图2C 。连接TSSOP14
M24256-B
M24128-B
E0
E1
E2
VSS
1
2
3
4
8
7
6
5
AI02810
M24256-B
M24128-B
E0
E1
NC
NC
NC
E2
VSS
1
2
3
4
5
6
7
14
13
12
11
10
9
8
AI02812
VCC
WC
SCL
SDA
VCC
WC
NC
NC
NC
SCL
SDA
注：1， NC =不连接
图2B中。 SO8和TSSOP8连接
M24256-B
M24128-B
E0
E1
E2
VSS
1
2
3
4
8
7
6
5
AI02811
VCC
WC
SCL
SDA
内存表现为在I从站设备
2
C
协议中，所有的内存操作同步
由串行时钟。读取和写入操作
通过启动条件启动，通过所产生的
总线主控器。启动条件之后是
设备选择的代码和RW位（如描述
表3 ） ，一个应答位终止。
当将数据写入存储器，存储器IN-
serts的9时应答位
th
位时，
继总线主控器的8位传输。
当数据总线主机，总线读
高手确认收到的数据字节
以同样的方式。数据传输是通过终止
在确认之后，停止条件的写入和自动对焦
之三的Noack为READ 。
上电复位： V
CC
锁定写保护
为了防止数据损坏和意外的
在上电期间写操作，上电重
表2.绝对最大额定值
1
符号
T
A
T
英镑
参数
工作环境温度
储存温度
PSDIP8 ：10秒
SO8 ： 40秒
TSSOP8 ： 40秒
TSSOP14 ： 40秒
价值
-40至125
-65到150
260
215
215
215
-0.6 6.5
-0.3 6.5
4000
单位
°C
°C
°C
T
领导
焊接温度焊接过程中
V
IO
V
CC
V
ESD
输入或输出范围
电源电压
静电放电电压（人体模型）
2
V
V
V
注： 1，除了等级“工作温度范围” ，强调高于表中所列“绝对最大额定值”可能
对器件造成永久性损坏。这些压力额定值只，设备的操作在这些或任何其他条件
超出本规范的经营部门所标明的是不是暗示。暴露在绝对最大额定值条件
系统蒸发散长时间可能会影响器件的可靠性。另请参阅ST SURE计划和其他有关质量文件。
2. MIL -STD- 883C ， 3015.7 （ 100 pF的， 1500
)
2/19
M24256 -B ， M24128 -B
集（POR）电路被包括在内。内部复位
保持有效，直到V
CC
电压已达到
POR阈值，并且所有的操作都显示
体健 - 该设备将不会对任何的COM回应
命令。以同样的方式，当V
CC
从下降
工作电压低于POR阈值，
所有的操作都被禁止，该设备将无法
响应任何命令。一个稳定，有效的V
CC
施加任何逻辑信号之前必须应用。
信号说明
串行时钟（ SCL ）
SCL输入引脚用于选通中的所有数据和
出的存储器中。在应用这条线在哪里
使用奴隶到总线同步到慢
呃时钟，主机必须具有漏极开路输出
放，和一个上拉电阻，必须从连接
SCL线为V
CC
。 （图3表示如何
上拉电阻器的值可以被计算） 。在
同步的大多数应用中，虽然，这种方法
nization不采用，因此上拉电阻
器是没有必要的，只要主人有
推挽（而不是开路漏极）输出。
串行数据（ SDA ）
SDA引脚是双向的，而且是用来反式
或缩小存储器的FER数据。这是一个漏极开路
输出可能是线或运算与其他开放
漏，或在公共汽车上集电极开路信号。上拉
电阻必须从SDA总线连接
到V
CC
。 （图3表示的是如何的价值
上拉电阻可以计算） 。
芯片使能（ E2 ， E1 ， E0 ）
这些芯片使能输入用于设置该值
要被看为对三至少显著
位的7位器件选择代码（B3 ， B2，B1 ） 。
这些输入必须直接连接到V
CC
或V
SS
to
建立设备选择代码。如果不整合
连接的，在E2 ， E1和E0输入在内部
读作V
IL
（见表7和表8）
写控制（ WC ）
硬件写控制引脚（ WC ）是有用的
保护存储器的整个内容从
意外的擦/写。所述写控制信号是
用于使能（WC = V
IL
）或禁用（ WC = V
IH
)
写指令来对整个存储器区。当
未连接时， WC输入在内部读作
V
IL
，被允许和写操作。
当WC = 1 ，设备选择和地址字节
是公认的，数据字节非应答
边。
请参阅应用笔记
AN404
为更
写入控制功能的详细描述。
设备操作
所述存储器装置支持我
2
C协议。
这总结在图4中，与比较
在应用笔记其它串行总线协议
AN1001.
发送到总线的数据的任何设备
被定义为一个发送器，并且任何装置
读取的数据是一个接收器。该装置
控制数据传输被称为大师，
和另一个作为从机。数据传输只能
由主器件启动，这也将提供
串行时钟进行同步。内存
设备始终在所有通信从站设备
化。
启动条件
开始是由一个高鉴定到的低转换
SDA线，而时钟，SCL是稳定的，在
高状态。启动条件必须先于任何
数据传输命令。存储器器件所
连续监控（除了一个编程期间
图3.最大R
L
值与总线电容（C
公共汽车
）为一个余
2
C总线
VCC
20
最大RP值（千欧）
16
RL
12
8
4
0
10
100
CBUS （PF ）
AI01665
RL
SDA
主
FC = 100kHz的
FC = 400kHz的
SCL
CBUS
CBUS
1000
3/19
M24256 -B ， M24128 -B
图4.我
2
C总线协议
SCL
SDA
开始
条件
SDA
输入
SDA
变化
停止
条件
SCL
1
2
3
7
8
9
SDA
最高位
确认
开始
条件
SCL
1
2
3
7
8
9
SDA
最高位
确认
停止
条件
AI00792
为启动条件的周期）的SDA和SCL线
化，并且不会响应，除非给出一个。
停止条件
停止由低识别到高过渡
SDA线而时钟SCL为稳定的高
状态。停止条件终止通信
所述存储装置和总线mas-之间和灰
之三。在读的最后一个停止条件
命令后（只有经过）的Noack ，势力
存储设备插入其待机状态。一个停止
条件在Write指令的触发器的端
内部EEPROM写周期。
确认位（ ACK ）
一个确认信号被用于指示一个suc-
cessful字节传输。总线发射器，无论是
它是主机或从机，后释放SDA总线
发送8位数据。在9
th
时钟
脉冲周期，接收器拉SDA总线低
确认所收到的八个数据位。
数据输入
在数据输入时，该存储器器件样品的
在时钟的上升沿，SDA总线信号，
SCL 。对于正确的设备操作， SDA信号
必须在时钟期间是稳定的低到高的跃迁
化，并且数据必须改变
只
当SCL
线是低的。
存储器寻址
要启动总线主机之间的通信
而从内存，主机必须启动
启动条件。在此之后，主机发送
8位字节，表3所示，在SDA总线上
线（第一最显著位）。这包括在
7位器件选择代码和1位读/写
代号（ RW ） 。设备选择代码为进一
疗法分为： 4位设备类型标识符，
和一个3位的芯片使能“地址” （ E 2， E 1 ， E 0 ） 。
为了解决存储阵列， 4位设备
类型标识符是1010B 。
4/19
M24256 -B ， M24128 -B
表3.设备选择代码
1
设备类型标识
b7
设备选择的代码
1
b6
0
b5
1
b4
0
b3
E2
芯片使能
b2
E1
b1
E0
RW
b0
RW
注： 1.最显著位的b7中，首先发送。
多达八个存储器设备可连接于
一个单一的我
2
C总线。每一个被赋予一个唯一的3位
它的芯片使能输入的代码。当设备
选择代码收到SDA总线上的MEM-
储器只响应当片选码是
相同的图案施加到其芯片使能
销。
8
th
位是RW位。这被设置为'1'，读
和' 0'的写操作。如果出现上一场比赛
设备选择的代码，相应的MEM
储器给人的SDA总线上的确认能很好地协同
荷兰国际集团的9
th
位时间。如果内存不匹配
设备选择的代码，它会取消自己从
总线，并进入待机模式。
有两种模式都为读取和写入。
这些总结在表6和描述
后来。高手之间的通信
从结束一个停止条件。
在存储器中的每个数据字节都有一个16位（ 2
字节宽）地址。最高有效字节（ TA-
BLE 4 ）首先发送，其次是最不显著
字节（表5） 。位B15到B0形成的地址
字节在存储器中。位B15被视为一个不要
关心一下就M24256 -B的内存。位B15和
B14被视为无关位上M24128-
B记忆。
写操作
在开始状态之后，主机发送一个
设备与RW选择代码位设置为“0” ，如
在表6中的存储器承认此示出，
并等待两个地址字节。内存再
表4.最高有效字节
b15
b14
b13
b12
b11
b10
b9
b8
注：1， B15被视为不要在M24256 -B系列护理。
B15和B14都不要在M24128 -B系列护理。
表5.最低有效字节
b7
b6
b5
b4
b3
b2
b1
b0
sponds每个地址字节产生确认
位，然后等待下一个数据字节。
写入到存储器可以如WC抑制
输入引脚被拉高。与任何写命令
WC = 1（在一段时间内从起始
状态，直到两个地址字节的末尾）
不会修改存储器内容，并AC-
companying数据字节
不
必须承认，
如示于图5。
字节写
在字节写模式下，设备后，选择
代码和地址字节，主机发出
一个数据字节。若该位置写
由WC PIN保护，存储与回复
的Noack ，并且位置不被修改。如果，在 -
取而代之，在WC脚已经保持为0 ，如图
如图6所示，存储器回复带的Ack 。该
主终止传输通过生成
停止条件。
页写
页写模式，允许最多64个字节是
写在单个写入循环中，条件是它们
都位于内存中的同一个“行”中：
表6.操作模式
模式
当前地址读
随机地址读
1
顺序读取
字节写
页写
注：1，X =
V
IH
或V
IL
.
RW位
1
0
WC
1
X
X
数据字节
1
1
初始序列
开始，设备选择， RW = ' 1 '
开始，设备选择， RW =' 0 ' ，地址
重新启动，设备选择， RW = ' 1 '
X
X
V
IL
V
IL
≥
1
1
≤
64
1
0
0
类似于目前或随机地址读
开始，设备选择， RW =' 0 '
开始，设备选择， RW =' 0 '
5/19
