ESMT
DDR SDRAM
特点
JEDEC标准
内部流水线双数据速率的体系结构,在每个时钟周期2的数据访问
双向数据选通( DQS)
片上DLL
差分时钟输入( CLK和CLK )
DLL对齐DQ和DQS与CLK的过渡转型
四银行操作
CAS延迟: 2 ; 2.5 ; 3
突发类型:顺序和交错
突发长度: 2 , 4 , 8 ,整版
整页突发长度为顺序突发类型只
全页突发的起始地址应该是偶数
除了数据& DM进行采样的系统时钟的上升沿的所有输入(CLK)
我的数据在数据选通信号的两边/ O转换( DQS )
DQS是边沿对齐的数据进行读取;中心对齐与写入数据
数据屏蔽( DM)只写屏蔽
V
DD
= 2.3V ~ 2.7V, V
DDQ
= 2.3V ~ 2.7V
自动&自我刷新
64ms的刷新周期( 8K循环)
SSTL - 2 I / O接口
144Ball FBGA封装
M13S256328A
2M ×32位×4银行
双倍数据速率SDRAM
工作频率:
产品编号
M13S256328A -5BG
最大频率
200MHz
VDD
2.5V
包
144球FBGA
评论
无铅
晶豪科科技有限公司
出版日期:五月。 2007年
修订: 1.2
1/47
ESMT
引脚说明
(M13S256328A)
引脚名称
功能
地址输入
- 行地址A0 A11
- 列地址A0 A7 , A9
A8 / AP :自动预充电
BA0 , BA1 :银行选择( 4组)
数据输入/数据输出
行地址选通
列地址选通
写使能
地
动力
双向数据选通。
DQS0对应于DQ0 DQ7数据。
DQS1对应于DQ8 DQ15数据。
DQS2对应于DQ16 DQ23的数据。
DQS3对应于DQ24 DQ31的数据。
引脚名称
M13S256328A
功能
A0~A11,
BA0,BA1
DM0~DM3
DQ面膜能在写周期。
DQ0~DQ31
RAS
CAS
WE
CLK , CLK
CKE
CS
V
DDQ
V
SSQ
V
REF
时钟输入
时钟使能
芯片选择
电源电压为GDQ
地面DQ
参考电压为SSTL
V
SS
V
DD
DQS0~DQS3
(为FBGA )
NC
无连接
绝对最大额定值
参数
任何引脚相对于V电压
SS
在V电压
DD
供应相对于V
SS
在V电压
DDQ
供应相对于V
SS
储存温度
功耗
短路电流
注意:
符号
V
IN
, V
OUT
V
DD
, V
DDQ
V
DDQ
T
英镑
P
D
I
OS
价值
-0.5 ~ 3.6
-1.0 ~ 3.6
-0.5 ~ 3.6
-55 ~ +150
待定
50
单位
V
V
V
°C
W
mA
如果绝对最大额定值超出可能会造成永久性损坏设备。
功能操作应仅限于推荐的操作条件。
暴露于超过推荐的电压较高的时间过长可能会影响器件的可靠性。
晶豪科科技有限公司
出版日期:五月。 2007年
修订: 1.2
3/47
ESMT
DC特定网络阳离子
参数
工作电流
(一银行活动)
工作电流
(一银行活动)
预充电掉电
待机电流
空闲待机电流
主动省电待机
当前
主动待机电流
符号
测试条件
t
RC
= t
RC
( MIN )T
CK
= t
CK
(分钟)
主动 - 预充电
突发长度= 2吨
RC
= t
RC
( MIN)
CL = 2.5我
OUT
= 0毫安,
主动 - 读 - 预充电
CKE
≤
V
IL
(最大值),叔
CK
= t
CK
( MIN)
所有银行闲置
CKE
≥
V
IH
(分钟) , CS
≥
V
IH
(分钟) ,T
CK
= t
CK
(分钟)
所有银行ACT , CKE
≤
V
IL
(最大) ,
t
CK
= t
CK
(分钟)
一家银行;主动预充电,T
RC
= t
RAS
(最大) ,
t
CK
= t
CK
(分钟)
突发长度= 2 , CL = 2.5 ,T
CK
=
t
CK
(分钟) ,我
OUT
= 0毫安
突发长度= 2 , CL = 2.5 ,T
CK
=
t
CK
(分钟)
t
RC
≥
t
RFC
(分钟)
CKE
≤
0.2V
M13S256328A
VERSION
-5
190
单位
-
mA
记
-
-
IDD0
IDD1
230
mA
-
IDD2P
IDD2N
IDD3P
40
150
50
mA
mA
mA
-
-
-
IDD3N
180
mA
-
工作电流(读)
工作电流(写)
自动刷新当前
自刷新电流
IDD4R
IDD4W
IDD5
IDD6
495
450
350
8
mA
mA
mA
mA
-
-
-
1
注1:使能片刷新和地址计数器。
交流工作条件&时序规范
交流工作条件
参数
输入高电平(逻辑1 )电压, DQ , DQS和DM信号
输入低电平(逻辑0 )电压, DQ , DQS和DM信号
输入不同的电压, CLK和CLK输入
输入交叉点电压, CLK和CLK输入
符号
V
IH
(AC)的
V
IL
(AC)的
V
ID
(AC)的
V
IX
(AC)的
民
V
REF
+ 0.35
-
0.7
0.5*V
DDQ
-0.2
最大
-
V
REF
- 0.35
V
DDQ
+0.6
0.5*V
DDQ
+0.2
单位
V
V
V
V
记
-
-
1
2
注1 。 V
ID
是在CLK的输入电平与所述输入上的CLK之间的差的量值。
2. V的值
IX
预计相当于0.5 * V
DDQ
发送设备的,并且必须跟踪变化的DC电平
相同。
输入/输出电容
(V
DD
= 2.3V~2.7V, V
DDQ
= 2.3V 2.7V ,T
A
= 25 ° C,F = 1MHz的)
参数
输入电容( A0 A11 , BA0 BA1 , CKE ,
CS
,
RAS
,
CAS
,
WE
)
符号
C
IN1
C
IN2
C
OUT
C
IN3
民
1
1
1
1
最大
4
5
6.5
6.5
单位
pF
pF
pF
pF
输入电容( CLK , CLK )
数据& DQS输入/输出电容
输入电容(DM)的
晶豪科科技有限公司
出版日期:五月。 2007年
修订: 1.2
5/47