ESMT
修订历史
版本0.1 （五月13 2005）
-original
版本0.2 （ 2005年8月8日）
-delete非无铅的订购信息
引脚安排 - 修改输入错误
版本1.0 （ 2006年3月8日）
- 删除“初步”的每一页
- 修改tWR的从2CLK至15ns的
- 修改tWTR从1CLK到2ns的
版本1.1 （ 2006年10月25日）
- 增加-4BG规格（仅适用于CL4 ）
版本1.2 （ 2006年11月16日）
- 增加100引脚LQFP封装
版本1.3 （ 2007年3月2日）
包装尺寸 - 删除BGA球名称
版本1.4 （ 2007年3月12日）
- 增加-3.6速度等级
版本1.5 （ 2007年3月21日）
- 添加-4 （ CL3 ）规范
版本1.6 （ 2007年3月29日）
- 修改A10到A8上P26
- 修改对P37图
版本1.7 （ 2007年4月17日）
- 修改-4 （ CL3 ） VDD ; VDDQ ;规范
版本1.8 （五月2 2007）
- 修改P
D
规格
M13S128324A
晶豪科科技有限公司
出版日期：五月。 2007年
修订： 1.8
1/49
ESMT
DDR SDRAM
特点
JEDEC标准
内部流水线双数据速率的体系结构，在每个时钟周期2的数据访问
双向数据选通（ DQS）
片上DLL
差分时钟输入（ CLK和CLK ）
DLL对齐DQ和DQS与CLK的过渡转型
四银行操作
CAS延迟： 2 ; 2.5 ; 3; 4
突发类型：顺序和交错
突发长度： 2 ， 4 ， 8 ，整版
整页突发长度为顺序突发类型只
全页突发的起始地址应该是偶数
除了数据& DM进行采样的系统时钟的上升沿的所有输入（CLK）
我的数据在数据选通信号的两边/ O转换（ DQS ）
DQS是边沿对齐的数据进行读取;中心对齐与写入数据
数据屏蔽（ DM）只写屏蔽
V
DD
= 2.375V ~ 2.625V, V
DDQ
= 2.375V ~ 2.625V
V
DD
= 2.5V ~ 2.7V, V
DDQ
= 2.5V 2.7V [速度-3.6 ]
自动&自我刷新
32ms的刷新周期（ 4K周期）
SSTL - 2 I / O接口
144Ball FBGA封装和100引脚LQFP封装
M13S128324A
1M ×32位×4银行
双倍数据速率SDRAM
工作频率：
产品编号
M13S128324A -3.6BG
M13S128324A -4BG
M13S128324A -5BG
M13S128324A -6BG
M13S128324A -4LG
M13S128324A -5LG
M13S128324A -6LG
最大频率
275MHz
250MHz
200MHz
166MHz
250MHz
200MHz
166MHz
VDD
2.6V
2.5V
2.5V
2.5V
2.5V
2.5V
2.5V
包
144球FBGA
144球FBGA
144球FBGA
144球FBGA
100引脚LQFP
100引脚LQFP
100引脚LQFP
评论
无铅
无铅
无铅
无铅
无铅
无铅
无铅
晶豪科科技有限公司
出版日期：五月。 2007年
修订： 1.8
2/49
ESMT
绝对最大额定值
参数
任何引脚相对于V电压
SS
在V电压
DD
供应相对于V
SS
在V电压
DDQ
供应相对于V
SS
储存温度
功耗
短路电流
注意：
符号
V
IN
, V
OUT
V
DD
, V
DDQ
V
DDQ
T
英镑
P
D
I
OS
M13S128324A
价值
-0.5 ~ 3.6
-1.0 ~ 3.6
-0.5 ~ 3.6
-55 ~ +150
2
50
单位
V
V
V
°C
W
mA
如果绝对最大额定值超出可能会造成永久性损坏设备。
功能操作应仅限于推荐的操作条件。
暴露于超过推荐的电压较高的时间过长可能会影响器件的可靠性。
DC操作条件&规格
DC操作条件
推荐工作条件（电压参考V
SS
= 0V ，T
A
= 0 70℃ ）
参数
符号
-3.6
电源电压
I / O电源电压
I / O参考电压
I / O终端电压（系统）
输入逻辑高电压
输入逻辑低电压
输入漏电流
输出漏电流
高输出电流（普通强度的驱动程序）
(V
OUT
=V
DDQ
-0.373V ，分V
REF
，分V
TT
)
低输出电流（普通强度的驱动程序）
(V
OUT
= 0.373V)
输出高电流（弱实力的驱动程序）
(V
OUT
=V
DDQ
-0.763V ，分V
REF
，分V
TT
)
输出电流低（弱力驱动程序）
(V
OUT
= 0.763V)
V
DD
V
DDQ
V
REF
V
TT
V
IH
（DC）的
V
IL
（DC）的
I
I
I
OZ
I
OH
I
OL
I
OH
I
OL
2.5
2.5
民
-4/5/6
2.375
2.375
-3.6
2.7
2.7
最大
-4/5/6
2.625
2.625
单位
V
V
V
V
V
V
1
2
记
0.49*V
DDQ
V
REF
- 0.04
V
REF
+ 0.15
-0.3
-5
-5
-16.8
+16.8
-9
+9
0.51*V
DDQ
V
REF
+ 0.04
V
DDQ
+ 0.3
V
REF
- 0.15
5
5
μ
A
μ
A
mA
mA
mA
mA
3
注意事项1. V
REF
预计是等于0.5 * V
DDQ
发送设备的，并跟踪变化的DC电平
同样的。峰 - 峰值的V噪音
REF
不得超过DC值的2％。
2.
V
TT
不直接向设备施加。 V
TT
是系统供应信号的端接电阻，有望被设置
等于V
REF
的，必须跟踪变化为V的DC电平
REF
.
晶豪科科技有限公司
出版日期：五月。 2007年
修订： 1.8
5/49
ESMT
DDR SDRAM
特点
JEDEC标准
内部流水线双数据速率的体系结构，在每个时钟周期2的数据访问
双向数据选通（ DQS）
片上DLL
差分时钟输入（ CLK和CLK ）
DLL对齐DQ和DQS与CLK的过渡转型
四银行操作
CAS延迟： 2 ; 2.5 ; 3; 4
突发类型：顺序和交错
突发长度： 2 ， 4 ， 8
除了数据& DM进行采样的系统时钟的上升沿的所有输入（CLK）
我的数据在数据选通信号的两边/ O转换（ DQS ）
DQS是边沿对齐的数据进行读取;中心对齐与写入数据
数据屏蔽（ DM）只写屏蔽
V
DD
= 2.375V ~ 2.625V, V
DDQ
= 2.375V ~ 2.625V
V
DD
= 2.5V ~ 2.7V, V
DDQ
= 2.5V 2.7V [速度-3.6 ]
自动&自我刷新
32ms的刷新周期（ 4K周期）
SSTL - 2 I / O接口
144Ball FBGA封装和100引脚LQFP封装
M13S128324A
1M ×32位×4银行
双倍数据速率SDRAM
订货信息：
产品编号
M13S128324A -3.6BG
M13S128324A -4BG
M13S128324A -5BG
M13S128324A -6BG
M13S128324A -4LG
M13S128324A -5LG
M13S128324A -6LG
最大频率
275MHz
250MHz
200MHz
166MHz
250MHz
200MHz
166MHz
VDD
2.6V
2.5V
2.5V
2.5V
2.5V
2.5V
2.5V
包
144球FBGA
144球FBGA
144球FBGA
144球FBGA
100引脚LQFP
100引脚LQFP
100引脚LQFP
评论
无铅
无铅
无铅
无铅
无铅
无铅
无铅
晶豪科科技有限公司
出版日期： 2009年7月
修订： 2.3
1/50
ESMT
绝对最大额定值
参数
任何引脚相对于V电压
SS
在V电压
DD
供应相对于V
SS
在V电压
DDQ
供应相对于V
SS
储存温度
功耗
短路电流
注意：
符号
V
IN
, V
OUT
V
DD
V
DDQ
T
英镑
P
D
I
OS
价值
-0.5 ~ 3.6
-1.0 ~ 3.6
-0.5 ~ 3.6
-55 ~ +150
2
50
M13S128324A
单位
V
V
V
°C
W
mA
如果绝对最大额定值超出可能会造成永久性损坏设备。
功能操作应仅限于推荐的操作条件。
暴露于超过推荐的电压较高的时间过长可能会影响器件的可靠性。
DC操作条件&规格
DC操作条件
推荐工作条件（电压参考V
SS
= 0V ，T
A
= 0 70℃ ）
参数
电源电压
I / O电源电压
I / O参考电压
I / O终端电压（系统）
输入逻辑高电压
输入逻辑低电压
输入电压电平， CLK和CLK输入
输入差分电压， CLK和CLK输入
输入漏电流
输出漏电流
高输出电流（普通强度的驱动程序）
(V
OUT
=V
DDQ
-0.373V ，分V
REF
，分V
TT
)
低输出电流（普通强度的驱动程序）
(V
OUT
= 0.373V)
输出高电流（弱实力的驱动程序）
(V
OUT
=V
DDQ
-0.763V ，分V
REF
，分V
TT
)
输出电流低（弱力驱动程序）
(V
OUT
= 0.763V)
注意事项：
1.
2.
3.
V
REF
预计是等于0.5 * V
DDQ
发送设备的，并跟踪变化的DC电平
同样的。峰 - 峰值的V噪音
REF
不得超过DC值的2％。
V
TT
不直接向设备施加。 V
TT
是系统供应信号的端接电阻，有望被设置
等于V
REF
的，必须跟踪变化为V的DC电平
REF
.
V
ID
是在CLK的输入电平，并在CLK信号的输入电平之间的差的量值。
符号
V
DD
V
DDQ
V
REF
V
TT
V
IH
（DC）的
V
IL
（DC）的
V
IN
（DC）的
V
ID
（DC）的
I
I
I
OZ
I
OH
I
OL
I
OH
I
OL
民
-3.6
2.5
2.5
-4/5/6
2.375
2.375
-3.6
2.7
2.7
最大
-4/5/6
2.625
2.625
单位
V
V
V
V
V
V
V
V
3
4
1
2
记
0.49*V
DDQ
V
REF
- 0.04
V
REF
+ 0.15
-0.3
-0.3
0.36
-2
-5
-16.8
+16.8
-9
+9
0.51*V
DDQ
V
REF
+ 0.04
V
DDQ
+ 0.3
V
REF
- 0.15
V
DDQ
+ 0.3
V
DDQ
+ 0.6
2
5
μ
A
μ
A
mA
mA
mA
mA
4.
V
IN
= 0V至V
DD
，所有其他引脚没有在V测试
IN
= 0V.
晶豪科科技有限公司
出版日期： 2009年7月
修订： 2.3
4/50
ESMT
DC特定网络阳离子
参数
工作电流
（一银行活动）
工作电流
（一银行活动）
预充电掉电
待机电流
空闲待机电流
主动省电待机
当前
主动待机电流
工作电流（读）
工作电流（写）
自动刷新当前
自刷新电流
符号
测试条件
t
RC
= t
RC
（ MIN ）T
CK
= t
CK
（分钟）
主动 - 预充电
突发长度= 2吨
RC
= t
RC
（ MIN）
CL = 2.5我
OUT
= 0毫安，
主动 - 读 - 预充电
CKE
≤
V
IL
（最大值），叔
CK
= t
CK
（ MIN）
所有银行闲置
CKE
≥
V
IH
（分钟） ， CS
≥
V
IH
（分钟） ，T
CK
= t
CK
（分钟）
所有银行ACT ， CKE
≤
V
IL
（最大） ，
t
CK
= t
CK
（分钟）
一家银行;主动预充电，
t
RC
= t
RAS
（最大值），叔
CK
= t
CK
（分钟）
突发长度= 2 ， CL = 2.5 ，
t
CK
= t
CK
（分钟） ，我
OUT
= 0毫安
突发长度= 2 ， CL = 2.5 ，
t
CK
= t
CK
（分钟）
t
RC
≥
t
RFC
（分钟）
CKE
≤
0.2V
-3.6
235
-4
210
M13S128324A
VERSION
-5
175
-6
145
单位
记
IDD0
mA
-
IDD1
245
220
190
180
mA
-
IDD2P
IDD2N
IDD3P
IDD3N
IDD4R
IDD4W
IDD5
IDD6
40
135
60
150
440
470
320
3
40
120
55
130
400
430
290
3
40
115
50
120
350
380
270
3
40
95
45
110
300
330
250
3
mA
mA
mA
mA
mA
mA
mA
mA
-
-
-
-
-
-
-
1
注： 1。启用芯片刷新和地址计数器。
交流工作条件&时序规范
交流工作条件
参数
输入高电平（逻辑1 ）电压， DQ ， DQS和DM信号
输入低电平（逻辑0 ）电压， DQ ， DQS和DM信号
输入不同的电压， CLK和CLK输入
输入交叉点电压， CLK和CLK输入
符号
V
IH
（AC）的
V
IL
（AC）的
V
ID
（AC）的
V
IX
（AC）的
民
V
REF
+ 0.35
-
0.7
0.5*V
DDQ
-0.2
最大
-
V
REF
- 0.35
V
DDQ
+0.6
0.5*V
DDQ
+0.2
单位
V
V
V
V
记
-
-
1
2
注：1， V
ID
是在CLK的输入电平与所述输入上的CLK之间的差的量值。
2. V的值
IX
预计相当于0.5 * V
DDQ
发送设备的，并且必须跟踪变化的DC电平
相同。
输入/输出电容
(V
DD
= 2.375V~2.625V, V
DDQ
= 2.375V 2 。 625V ，T
A
= 25 ° C，F = 1MHz的）
(V
DD
= 2.5V~2.7V, V
DDQ
= 2.5V 2.7V ，T
A
= 25 ° C，F = 1MHz的（速度-3.6 ） ）
参数
输入电容（ A0 A11 ， BA0 BA1 ， CKE ，
CS
,
RAS
,
CAS
,
WE
)
符号
C
IN1
C
IN2
C
OUT
C
IN3
民
1
1
1
1
最大
4
5
6.5
6.5
单位
pF
pF
pF
pF
输入电容（ CLK ， CLK ）
数据& DQS输入/输出电容
输入电容（DM）的
晶豪科科技有限公司
出版日期： 2009年7月
修订： 2.3
5/50
QQ：2880707522 复制
