ESMT
修订历史
版本0.1 （ 2002年1月15日）
-
原
版本0.2 （ 2002年11月19日）
-changed订购信息& DC / AC特性
修订版0.1
M13S128168A - 5T
M13S128168A - 6T
修订版0.2
M13S128168A - 6T
M13S128168A - 7.5AB
M13S128168A
版本0.3 （ 2003年8月8日）
-change IDD6从3毫安到5毫安。
版本0.4 （ 2003年8月27日）
-change订购信息& DC / AC特性。
版本1.0 （ 2003年10月21日）
- 修改tWTR从2tck到1tck 。
版本1.1 （ 2003年11月10日）
-correct未调整部分的刷新间隔。
-correct一些CAS Lantency未修订。
版本1.2 （ 2004年1月12日）
-correct IDD1 ; IDD4R和IDD4W测试条件。
-correct tRCD的; tRP的单位
- 增加TCCD规范。
- 增加tDAL规范。
版本1.3 （ 2004年3月12日）
- 增加CAS延时= 2 ; 2.5
版本1.4 （ 2005年6月23日）
- 增加无铅订购信息
- 修改IDD0和IDD1规范
- 修改从TCK一些交流时间单位纳秒。
版本1.5 （ 5月29日，2006年）
-delete CL2 ; CL2.5
- 修改tREFI
-delete非无铅形式的订购信息
版本1.6 （ 2007年1月3日）
- 增加CL2.5
版本1.7 （ 2007年4月12日）
- 增加BGA封装
版本1.8 （ 2007年6月1日）
-delete CL 2.5
晶豪科科技有限公司
出版日期： 2007年6月
修订： 1.8
1/49
ESMT
DDR SDRAM
特点
JEDEC标准
内部流水线双数据速率的体系结构，在每个时钟周期2的数据访问
双向数据选通（ DQS）
片上DLL
差分时钟输入（ CLK和CLK ）
DLL对齐DQ和DQS与CLK的过渡转型
四银行操作
CAS延迟： 3
突发类型：顺序和交错
突发长度： 2 ， 4 ， 8
除了数据& DM进行采样的系统时钟的上升沿的所有输入（CLK）
我的数据在数据选通信号的两边/ O转换（ DQS ）
DQS是边沿对齐的数据进行读取;中心对齐与写入数据
数据屏蔽（ DM）只写屏蔽
V
DD
= 2.375V ~ 2.75V, V
DDQ
= 2.375V ~ 2.75V
自动&自我刷新
15.6us刷新间隔（ 64ms的刷新周期， 4K周期）
SSTL - 2 I / O接口
66pin TSOPII封装
M13S128168A
2M ×16位×4银行
双倍数据速率SDRAM
订购信息：
产品编号
M13S128168A -5TG
M13S128168A -6TG
M13S128168A -5BG
M13S128168A -6BG
最大频率
200MHz
166MHz
200MHz
166MHz
2.5V
BGA
VDD
2.5V
包
TSOPII
评论
无铅
无铅
无铅
无铅
晶豪科科技有限公司
出版日期： 2007年6月
修订： 1.8
2/49
ESMT
绝对最大额定值
参数
任何引脚相对于V电压
SS
在V电压
DD
供应相对于V
SS
在V电压
DDQ
供应相对于V
SS
储存温度
功耗
短路电流
注意：
符号
V
IN
, V
OUT
V
DD
, V
DDQ
V
DDQ
T
英镑
P
D
I
OS
价值
-0.5 ~ 3.6
-1.0 ~ 3.6
-0.5 ~ 3.6
-55 ~ +150
待定
50
M13S128168A
单位
V
V
V
°C
W
mA
如果绝对最大额定值超出可能会造成永久性损坏设备。
功能操作应仅限于推荐的操作条件。
暴露于超过推荐的电压较高的时间过长可能会影响器件的可靠性。
DC操作条件&规格
DC操作条件
推荐工作条件（电压参考V
SS
= 0V ，T
A
= 0 70℃ ）
参数
电源电压
I / O电源电压
I / O参考电压
I / O终端电压（系统）
输入逻辑高电压
输入逻辑低电压
输入电压电平， CLK和CLK输入
输入差分电压， CLK和CLK输入
输入漏电流
输出漏电流
高输出电流（普通强度的驱动程序）
(V
OUT
=V
DDQ
-0.373V ，分V
REF
，分V
TT
)
低输出电流（普通强度的驱动程序）
(V
OUT
= 0.373V)
输出高电流（弱实力的驱动程序）
(V
OUT
=V
DDQ
-0.763V ，分V
REF
，分V
TT
)
输出电流低（弱力驱动程序）
(V
OUT
= 0.763V)
符号
V
DD
V
DDQ
V
REF
V
TT
V
IH
（DC）的
V
IL
（DC）的
V
IN
（DC）的
V
ID
（DC）的
I
I
I
OZ
I
OH
I
OL
I
OH
I
OL
民
2.375
2.375
0.49*V
DDQ
V
REF
- 0.04
V
REF
+ 0.15
-0.3
-0.3
0.36
-5
-5
-16.8
+16.8
-9
+9
最大
2.75
2.75
0.51*V
DDQ
V
REF
+ 0.04
V
DDQ
+ 0.3
V
REF
- 0.15
V
DDQ
+ 0.3
V
DDQ
+ 0.6
5
5
单位
V
V
V
V
V
V
V
V
1
2
记
μ
A
μ
A
mA
mA
mA
mA
3
注意事项1. V
REF
预计是等于0.5 * V
DDQ
发送设备的，并跟踪变化的相同的DC电平。
峰 - 峰值的V噪音
REF
不得超过DC值的2％。
2. V
TT
不直接向设备施加。 V
TT
是系统供应信号的端接电阻，有望被设置成等于
到V
REF
的，必须跟踪变化为V的DC电平
REF
.
3. V
ID
是在CLK的输入电平，并在CLK信号的输入电平之间的差的量值。
晶豪科科技有限公司
出版日期： 2007年6月
修订： 1.8
5/49
ESMT
DDR SDRAM
特点
JEDEC标准
内部流水线双数据速率的体系结构，在每个时钟周期2的数据访问
双向数据选通（ DQS）
片上DLL
差分时钟输入（ CLK和CLK ）
DLL对齐DQ和DQS与CLK的过渡转型
四银行操作
CAS延迟： 3
突发类型：顺序和交错
突发长度： 2 ， 4 ， 8
除了数据& DM进行采样的系统时钟的上升沿的所有输入（CLK）
我的数据在数据选通信号的两边/ O转换（ DQS ）
DQS是边沿对齐的数据进行读取;中心对齐与写入数据
数据屏蔽（ DM）只写屏蔽
V
DD
= 2.375V ~ 2.75V, V
DDQ
= 2.375V ~ 2.75V
V
DD
= 2.6V ~ 2.8V, V
DDQ
= 2.6V 2.8V [速度-4 ]
自动&自我刷新
15.6us刷新间隔（ 64ms的刷新周期， 4K周期）
SSTL - 2 I / O接口
66引脚TSOPII和60球BGA封装
M13S128168A
2M ×16位×4银行
双倍数据速率SDRAM
订购信息
产品编号
M13S128168A -4TG
M13S128168A -5TG
M13S128168A -6TG
M13S128168A -4BG
M13S128168A -5BG
M13S128168A -6BG
最大频率
250MHz
200MHz
166MHz
250MHz
200MHz
166MHz
2.7V
BGA
2.5V
VDD
2.7V
TSOPII
2.5V
包
评论
无铅
无铅
无铅
无铅
无铅
无铅
晶豪科科技有限公司
出版日期： 2008年12月
修订： 2.2
1/49
ESMT
绝对最大额定值
参数
任何引脚相对于V电压
SS
在V电压
DD
供应相对于V
SS
在V电压
DDQ
供应相对于V
SS
储存温度
功耗
短路电流
注意：
符号
V
IN
, V
OUT
V
DD
V
DDQ
T
英镑
P
D
I
OS
价值
-0.5 ~ 3.6
-1.0 ~ 3.6
-0.5 ~ 3.6
-55 ~ +150
待定
50
M13S128168A
单位
V
V
V
°C
W
mA
如果绝对最大额定值超出可能会造成永久性损坏设备。
功能操作应仅限于推荐的操作条件。
暴露于超过推荐的电压较高的时间过长可能会影响器件的可靠性。
DC操作条件&规格
DC操作条件
推荐工作条件（电压参考V
SS
= 0V ，T
A
= 0 70℃ ）
参数
电源电压
I / O电源电压
I / O参考电压
I / O终端电压（系统）
输入逻辑高电压
输入逻辑低电压
输入电压电平， CLK和CLK输入
输入差分电压， CLK和CLK输入
输入漏电流
输出漏电流
高输出电流（普通强度的驱动程序）
(V
OUT
=V
DDQ
-0.373V ，分V
REF
，分V
TT
)
低输出电流（普通强度的驱动程序）
(V
OUT
= 0.373V)
输出高电流（弱实力的驱动程序）
(V
OUT
=V
DDQ
-0.763V ，分V
REF
，分V
TT
)
输出电流低（弱力驱动程序）
(V
OUT
= 0.763V)
符号
V
DD
V
DDQ
V
REF
V
TT
V
IH
（DC）的
V
IL
（DC）的
V
IN
（DC）的
V
ID
（DC）的
I
I
I
OZ
I
OH
I
OL
I
OH
I
OL
民
-4
2.6
2.6
-5/6
2.375
2.375
-4
2.8
2.8
最大
-5/6
2.75
2.75
单位
V
V
V
V
V
V
V
V
3
4
1
2
记
0.49*V
DDQ
V
REF
- 0.04
V
REF
+ 0.15
-0.3
-0.3
0.36
-2
-5
-16.8
+16.8
-9
+9
0.51*V
DDQ
V
REF
+ 0.04
V
DDQ
+ 0.3
V
REF
- 0.15
V
DDQ
+ 0.3
V
DDQ
+ 0.6
2
5
μ
A
μ
A
mA
mA
mA
mA
注意事项： 1， V
REF
预计是等于0.5 * V
DDQ
发送设备的，并跟踪变化的相同的DC电平。
峰 - 峰值的V噪音
REF
不得超过DC值的2％。
2. V
TT
不直接向设备施加。 V
TT
是系统供应信号的端接电阻，有望被设置成等于
到V
REF
的，必须跟踪变化为V的DC电平
REF
.
3. V
ID
是在CLK的输入电平，并在CLK信号的输入电平之间的差的量值。
4. V
IN
= 0V至V
DD
，所有其他引脚没有在V测试
IN
= 0V.
晶豪科科技有限公司
出版日期： 2008年12月
修订： 2.2
4/49
ESMT
DC特定网络阳离子
参数
工作电流
（一银行活动）
工作电流
（一银行活动）
预充电掉电
待机电流
空闲待机电流
主动省电待机
当前
主动待机电流
工作电流（读）
工作电流（写）
自动刷新当前
自刷新电流
符号
测试条件
t
RC
= t
RC
（分钟） ，T
CK
= t
CK
（ MIN）
主动 - 预充电
突发长度= 2 ，T
RC
= t
RC
（分钟），CL = 2.5 ，
I
OUT
= 0毫安，主动 - 读 - 预充电
CKE
≤
V
IL
（最大值），叔
CK
= t
CK
（ MIN）
所有银行闲置
CKE
≥
V
IH
（分钟） ， CS
≥
V
IH
（ MIN）
t
CK
= t
CK
（分钟）
IDD3P
IDD3N
IDD4R
IDD4W
IDD5
IDD6
所有银行ACT ， CKE
≤
V
IL
（最大） ，
t
CK
= t
CK
（分钟）
一家银行;主动预充电，
t
RC
= t
RAS
（最大值），叔
CK
= t
CK
（分钟）
突发长度= 2 ， CL = 3 ，T
CK
= t
CK
（ MIN）
I
OUT
= 0毫安
突发长度= 2 ， CL = 3 ，T
CK
= t
CK
（分钟）
t
RC
≥
t
RFC
（分钟）
CKE
≤
0.2V
100
300
300
300
5
55
-4
140
190
40
M13S128168A
VERSION
-5
140
175
40
-6
140
150
40
单位注
IDD0
IDD1
IDD2P
mA
mA
mA
IDD2N
100
100
95
mA
50
100
245
240
270
5
45
100
215
200
250
5
mA
mA
mA
mA
mA
mA
1
注： 1。启用芯片刷新和地址计数器。
交流工作条件&时序规范
交流工作条件
参数
输入高电平（逻辑1 ）电压， DQ ， DQS和DM信号
输入低电平（逻辑0 ）电压， DQ ， DQS和DM信号
输入不同的电压， CLK和CLK输入
输入交叉点电压， CLK和CLK输入
符号
V
IH
（AC）的
V
IL
（AC）的
V
ID
（AC）的
V
IX
（AC）的
0.7
0.5*V
DDQ
-0.2
民
V
REF
+ 0.31
V
REF
- 0.31
V
DDQ
+0.6
0.5*V
DDQ
+0.2
最大
单位
V
V
V
V
1
2
记
注：1， V
ID
是在CLK的输入电平与所述输入上的CLK之间的差的量值。
2. V的值
IX
预计相当于0.5 * V
DDQ
发送设备的，并且必须跟踪变化的DC电平
同样的。
输入/输出电容
(V
DD
= 2.375V~2.75V, V
DDQ
= 2.375V 2.75V ，T
A
= 25 ° C，F = 1MHz的）
(V
DD
= 2.6V~2.8V, V
DDQ
= 2.6V 2.8V ，T
A
= 25 ° C，F = 1MHz的（速度-4 ） ）
参数
输入电容
（ A0 A11 ， BA0 BA1 ， CKE ， CS ， RAS ， CAS ，
WE
)
输入电容（ CLK ， CLK ）
数据& DQS输入/输出电容
输入电容（DM）的
晶豪科科技有限公司
符号
C
IN1
C
IN2
C
OUT
C
IN3
民
2.5
2.5
4.0
4.0
最大
3.5
3.5
5.5
5.5
单位
pF
pF
pF
pF
出版日期： 2008年12月
修订： 2.2
5/49
ESMT
DDR SDRAM
特点
JEDEC标准
内部流水线双数据速率的体系结构，在每个时钟周期2的数据访问
双向数据选通（ DQS）
片上DLL
差分时钟输入（ CLK和CLK ）
DLL对齐DQ和DQS与CLK的过渡转型
四银行操作
CAS延迟： 3
突发类型：顺序和交错
突发长度： 2 ， 4 ， 8
除了数据& DM进行采样的系统时钟的上升沿的所有输入（CLK）
我的数据在数据选通信号的两边/ O转换（ DQS ）
DQS是边沿对齐的数据进行读取;中心对齐与写入数据
数据屏蔽（ DM）只写屏蔽
V
DD
= 2.375V ~ 2.75V, V
DDQ
= 2.375V ~ 2.75V
自动&自我刷新
15.6us刷新间隔（ 64ms的刷新周期， 4K周期）
SSTL - 2 I / O接口
66pin TSOPII和60球BGA封装
M13S128168A
工作温度条件-40
°
C~85
°
C
2M ×16位×4银行
双倍数据速率SDRAM
订购信息：
产品编号
M13S128168A -5TIG
M13S128168A -6TIG
M13S128168A -5BIG
M13S128168A -6BIG
最大频率
200MHz
166MHz
200MHz
166MHz
VDD
2.5V
包
TSOPII
评论
无铅
无铅
无铅
无铅
2.5V
BGA
晶豪科科技有限公司
出版日期： 2009年3月
修订： 1.2
1/49
ESMT
绝对最大额定值
参数
任何引脚相对于V电压
SS
在V电压
DD
供应相对于V
SS
在V电压
DDQ
供应相对于V
SS
储存温度
功耗
短路电流
注意：
符号
V
IN
, V
OUT
V
DD
V
DDQ
T
英镑
P
D
I
OS
价值
-0.5 ~ 3.6
-1.0 ~ 3.6
-0.5 ~ 3.6
-55 ~ +150
待定
50
M13S128168A
工作温度条件-40
°
C~85
°
C
单位
V
V
V
°C
W
mA
如果绝对最大额定值超出可能会造成永久性损坏设备。
功能操作应仅限于推荐的操作条件。
暴露于超过推荐的电压较高的时间过长可能会影响器件的可靠性。
DC操作条件&规格
DC操作条件
推荐工作条件（电压参考V
SS
= 0V ，T
A
= -40 85 ℃）下
参数
电源电压
I / O电源电压
I / O参考电压
I / O终端电压（系统）
输入逻辑高电压
输入逻辑低电压
输入电压电平， CLK和CLK输入
输入差分电压， CLK和CLK输入
输入漏电流
输出漏电流
高输出电流（普通强度的驱动程序）
(V
OUT
=V
DDQ
-0.373V ，分V
REF
，分V
TT
)
低输出电流（普通强度的驱动程序）
(V
OUT
= 0.373V)
输出高电流（弱实力的驱动程序）
(V
OUT
=V
DDQ
-0.763V ，分V
REF
，分V
TT
)
输出电流低（弱力驱动程序）
(V
OUT
= 0.763V)
符号
V
DD
V
DDQ
V
REF
V
TT
V
IH
（DC）的
V
IL
（DC）的
V
IN
（DC）的
V
ID
（DC）的
I
I
I
OZ
I
OH
I
OL
I
OH
I
OL
民
2.375
2.375
0.49*V
DDQ
V
REF
- 0.04
V
REF
+ 0.15
-0.3
-0.3
0.36
-2
-5
-16.8
+16.8
-9
+9
最大
2.75
2.75
0.51*V
DDQ
V
REF
+ 0.04
V
DDQ
+ 0.3
V
REF
- 0.15
V
DDQ
+ 0.3
V
DDQ
+ 0.6
2
5
单位
V
V
V
V
V
V
V
V
3
4
1
2
记
μ
A
μ
A
mA
mA
mA
mA
注意事项1. V
REF
预计是等于0.5 * V
DDQ
发送设备的，并跟踪变化的相同的DC电平。
峰 - 峰值的V噪音
REF
不得超过DC值的2％。
2. V
TT
不直接向设备施加。 V
TT
是系统供应信号的端接电阻，有望被设置成等于
到V
REF
的，必须跟踪变化为V的DC电平
REF
.
3. V
ID
是在CLK的输入电平，并在CLK信号的输入电平之间的差的量值。
4. V
IN
= 0V至V
DD
，所有其他引脚没有在V测试
IN
= 0V.
晶豪科科技有限公司
出版日期： 2009年3月
修订： 1.2
4/49
ESMT
DC特定网络阳离子
参数
工作电流
（一银行活动）
工作电流
（一银行活动）
预充电掉电待机
当前
空闲待机电流
主动省电待机
当前
主动待机电流
工作电流（读）
符号
IDD0
IDD1
IDD2P
测试条件
t
RC
= t
RC
（ MIN ）T
CK
= t
CK
（分钟）
主动 - 预充电
突发长度= 2吨
RC
= t
RC
（分钟），CL = 3，
I
OUT
= 0毫安，主动 - 读 - 预充电
CKE
≤
V
IL
（最大值），叔
CK
= t
CK
（ MIN）
所有银行闲置
CKE
≥
V
IH
（分钟） ， CS
≥
V
IH
（ MIN）
t
CK
= t
CK
（分钟）
IDD3P
IDD3N
IDD4R
所有银行ACT ， CKE
≤
V
IL
（最大） ，
t
CK
= t
CK
（分钟）
一家银行;主动预充电，
t
RC
= t
RAS
（最大值），叔
CK
= t
CK
（分钟）
突发长度= 2 ， CL = 3 ，
t
CK
= t
CK
（分钟） ，我
OUT
= 0毫安
突发长度= 2 ， CL = 3 ，
t
CK
= t
CK
（分钟）
t
RC
≥
t
RFC
（分钟）
CKE
≤
0.2V
50
100
245
-5
140
175
40
M13S128168A
工作温度条件-40
°
C~85
°
C
VERSION
-6
140
150
40
单位注
mA
mA
mA
IDD2N
100
95
mA
45
100
215
mA
mA
mA
工作电流（写）
自动刷新当前
自刷新电流
IDD4W
IDD5
IDD6
240
270
5
200
250
5
mA
mA
mA
1
注1：使能片刷新和地址计数器。
交流工作条件&时序规范
交流工作条件
参数
输入高电平（逻辑1 ）电压， DQ ， DQS和DM信号
输入低电平（逻辑0 ）电压， DQ ， DQS和DM信号
输入不同的电压， CLK和CLK输入
输入交叉点电压， CLK和CLK输入
符号
V
IH
（AC）的
V
IL
（AC）的
V
ID
（AC）的
V
IX
（AC）的
0.7
0.5*V
DDQ
-0.2
民
V
REF
+ 0.31
V
REF
- 0.31
V
DDQ
+0.6
0.5*V
DDQ
+0.2
最大
单位
V
V
V
V
1
2
记
注1 。 V
ID
是在CLK的输入电平与所述输入上的CLK之间的差的量值。
2. V的值
IX
预计相当于0.5 * V
DDQ
发送设备的，并且必须跟踪变化的DC电平
同样的。
输入/输出电容
(V
DD
= 2.375V~2.75V, V
DDQ
= 2.375V 2.75V ，T
A
= 25 ° C，F = 1MHz的）
参数
输入电容
（ A0 A11 ， BA0 BA1 ， CKE ， CS ， RAS ， CAS ，
WE
)
输入电容（ CLK ， CLK ）
数据& DQS输入/输出电容
输入电容（DM）的
符号
C
IN1
C
IN2
C
OUT
C
IN3
民
2.5
2.5
4.0
4.0
最大
3.5
3.5
5.5
5.5
单位
pF
pF
pF
pF
晶豪科科技有限公司
出版日期： 2009年3月
修订： 1.2
5/49
QQ：2881677436 复制
