M12L16161A
512K X 16位X 2Banks同步DRAM
特点
z
z
z
z
z
z
z
z
z
概述
JEDEC标准的3.3V电源
该M12L16161A是16777216位同步的
LVTTL与复用地址兼容
动态随机存储器组织成理性的高数据速率
双银行操作
2× 524,288字×16位，与制作
MRS周期与解决关键程序
高性能CMOS技术。同步的
- CAS延迟（ 2 & 3 ）
理性的设计允许与精确的周期控制
- 突发长度（1， 2，4， 8 &全页）
使用系统时钟的I / O事务是可能的
- 突发类型（顺序&交错）
在每个时钟周期。操作频范围
所有的输入进行采样，正边沿quencies ，可编程的突发长度和亲
可编程延迟允许在同一个设备要
系统时钟的
突发读取单位写操作
对于各种高带宽是有用的，高
高性能内存系统的应用程序。
DQM用于屏蔽
自动&自我刷新
32ms的刷新周期（ 2K周期）
订购信息
产品型号
M12L16161A-4.3T
M12L16161A-5T
M12L16161A-5.5T
M12L16161A-6T
M12L16161A-7T
M12L16161A-8T
最大频率。
233MHz
200MHz
183MHz
166MHz
143MHz
125MHz
接口
包
LVTTL
50
TSOP （II）的
引脚配置（顶视图）
V
DD
DQ0
DQ1
V
SSQ
DQ2
DQ3
V
DDQ
DQ4
DQ5
V
SSQ
DQ6
DQ7
V
DDQ
LDQM
WE
CAS
RAS
CS
BA
A10/AP
A0
A1
A2
A3
V
DD
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
V
SS
DQ15
DQ14
V
SSQ
DQ13
DQ12
V
DDQ
DQ11
DQ10
V
SSQ
DQ9
DQ8
V
DDQ
N.C / RFU
UDQM
CLK
CKE
N.C
A9
A8
A7
A6
A5
A4
V
SS
50PIN TSOP （II）的
（ 400mil X 825mil ）
（0.8毫米针距）
晶豪科科技有限公司
P.1
出版日期： 2000年1月
修订： 1.3u
M12L16161A
功能框图
I / O控制
BANK SELECT
数据输入寄存器
LWE
LDQM
行缓冲区
刷新计数器
行解码器
输出缓冲器
512K ×16
512K ×16
SENSE AMP
地址寄存器
LRAS
CLK
CKE
DQI
CLK
添加
LCBR
上校缓冲区
LRAS
列解码器
延迟&突发长度
编程注册
LCKE
LCBR
LWE
LCAS
LWCBR
LDQM
注册时间
CS
RAS
CAS
WE
L（ U） DQM
引脚功能说明
针
CLK
CS
CKE
A0 A10 / AP
BA
名字
系统时钟
芯片选择
时钟使能
地址
银行选择地址
行地址选通
输入功能
活跃在正边沿采样所有输入。
禁用或启用的设备操作，除了用屏蔽或使所有输入
CLK ， CKE和L （ U） DQM 。
面罩系统时钟从下一个时钟周期冻结操作。
CKE应该启用的至少一个周期之前的新命令。
禁止输入缓冲器的电源关闭待机。
行/列地址被复用在相同的针。
行地址： RA0 RA10 ，列地址： CA0 CA7
选择bank中的行地址锁存器的时间被激活。
在列地址锁存器时选择的读/写的银行。
锁存行地址与RAS在CLK的正边沿
低。
让行存取&预充电。
锁存的列地址，在CLK的与正向边沿
CAS低。
启用列的访问。
允许写操作和行预充电。
锁存来自中科院，我们开始积极的数据。
使得数据输出高阻，
t
SHZ
后的时钟和掩模的输出。
块中的数据输入时， L（ U） DQM活跃。
数据输入/输出复用在相同的针。
电源和地的输入缓冲器和核心逻辑。
RAS
CAS
列地址选通
WE
L（ U） DQM
DQ
0 ~ 15
V
DD
/V
SS
写使能
数据输入/输出面膜
数据输入/输出
电源/接地
晶豪科科技有限公司
P.2
出版日期： 2000年1月
修订： 1.3u
M12L16161A
V
DDQ
/V
SSQ
N.C / RFU
数据输出电源/接地
无连接/
留作将来使用
对于输出缓冲隔离电源和接地，以提供改进的
抗干扰能力。
该引脚建议留在设备上的连接。
绝对最大额定值
参数
任何引脚相对于V电压
SS
在V电压
DD
供应相对于V
SS
储存温度
功耗
短路电流
符号
V
IN，
V
OUT
V
DD
,V
DDQ
T
英镑
P
D
I
OS
价值
-1.0 ~ 4.6
-1.0 ~ 4.6
-55 ~ + 150
1
50
单位
V
V
°
C
W
MA
注意：
如果绝对最大额定值超出可能会造成永久性损坏设备。
功能操作应仅限于推荐工作条件。
暴露于超过推荐的电压较高的时间过长可能会影响器件的可靠性。
直流工作条件
推荐工作条件（电压参考VSS = 0V ， TA = 0 70
°
C
)
参数
电源电压
输入逻辑高电压
输入逻辑低电压
输出逻辑高电平
输出逻辑低电压
输入漏电流
输出漏电流
注意：
符号
V
DD
,V
DDQ
V
IH
V
IL
V
OH
V
OL
I
IL
I
OL
民
3.0
2.0
-0.3
2.4
-
-5
-5
典型值
3.3
3.0
0
-
-
-
-
最大
3.6
V
DD
+0.3
0.8
-
0.4
5
5
单位
V
V
V
V
V
uA
uA
记
1
2
I
OH
=-2mA
I
OL
= 2毫安
3
4
1.V
IH
（ MAX）= 4.6V AC脉冲宽度
≤
10ns的接受。
2.V
IL
（分钟） = -1.5V交流脉冲宽度
≤
10ns的接受。
3.Any输入0V
≤
V
IN
≤
V
DD
+ 0.3V ，所有其他引脚都没有被测= 0V 。
4.Dout被禁用， 0V
≤
V
OUT
≤
V
DD
.
电容
(V
DD
= 3.3V ，T
A
= 25
°
C
， F = 1MHz的）
针
时钟
RAS ， CAS，WE ， CS ， CKE ， LDQM ，
UDQM
地址
DQ0 DQ15
符号
C
CLK
C
IN
C
添加
C
OUT
民
2.5
2.5
2.5
4.0
最大
4.0
5.0
5.0
6.5
单位
pF
pF
pF
pF
晶豪科科技有限公司
P.3
出版日期： 2000年1月
修订： 1.3u
M12L16161A
DC特性
（推荐的工作条件，除非另有说明，T
A
= 0至70
°
C
V
IH
（分钟） / V
IL
(max)=2.0V/0.8V)
参数
工作电流
（一银行活动）
预充电待机
目前在掉电
模式
预充电待机
目前非加电
Down模式
符号
I
CC1
I
CC2
P
I
CC2
PS
I
CC2
N
测试条件
CAS
VERSION
延迟-4.3 -5.5 -5 -6 -7
-8
单位注
1
突发长度= 1
t
RC
≥
t
RC
（ MIN）
t
CC
≥
t
CC
（分钟） ，我
OL
= 0毫安
CKE
≤
V
IL
（最大） ，
t
CC
=15ns
CKE
≤
V
IL
（最大）时，CLK
≤
V
IL
（最大） ，
t
CC
=
∞
CKE
≥
V
IH
（分钟） ， CS
≥
V
IH
（ MIN）
t
CC
=15ns
输入信号时为30ns一次改变
CKE
≥
V
IH
（分钟） ， CLK
≤
V
IL
（最大） ，
t
CC
=
∞
输入信号是稳定的
CKE
≤
V
IL
（最大） ，
t
CC
=15ns
CKE
≤
V
IL
（最大）时，CLK
≤
V
IL
（最大） ，
t
CC
=
∞
CKE
≥
V
IH
（分钟） ， CS
≥
V
IH
（ MIN）
t
CC
=15ns
输入信号时为30ns一次改变
CKE
≥
V
IH
（分钟） ， CLK
≤
V
IL
（最大） ，
t
CC
=
∞
输入信号是稳定的
I
OL
= 0毫安，页突发
所有带激活，
t
CCD
=
t
CCD
（分钟）
3
2
250 230 210 190 160 140毫安
2
2
30
2
10
10
40
10
mA
mA
mA
mA
mA
mA
I
CC2
NS
主动待机电流
在掉电模式
主动待机电流
在非掉电
模式
（一银行活动）
工作电流
（突发模式）
刷新当前
自刷新电流
I
CC3
P
I
CC3
PS
I
CC3
N
I
CC3
NS
I
CC
4
270 250 230 210 180 160毫安
270 250 230 210 180 160
270 250 230 210 180 160毫安
1
mA
1
I
CC
5
I
CC
6
t
RC
≥
t
RC
（分钟）
CKE
≤
0.2V
2
注意：
1.Measured具有输出开路。地址改变时仅一次
t
CC
（最小值） 。
2.Refresh周期为32ms 。地址改变时仅一次
t
CC
（最小值） 。
晶豪科科技有限公司
P.4
出版日期： 2000年1月
修订： 1.3u
M12L16161A
AC运行试验条件
(V
DD
=3.3V
±
0.3V,T
A
= 0至70
°
C )
参数
输入电平（ VIH / VIL）
输入定时测量参考电平
输入上升和下降时间
输出定时测量参考电平
输出负载条件
3.3V
VTT = 1.4V
1200
è
50
产量
VOH （ DC ） = 2.4V ， IOH = -2mA
VOL （ DC ） = 0.4V ， IOL = 2毫安
产量
价值
2.4 / 0.4
1.4
潮流/ TF = 1/1的
1.4
见图2
单位
V
V
ns
V
è
Z0=50
è
30 pF的
870
è
30 pF的
（图1 ）直流输出负载电路
（图2 ） AC输出负载电路
经营AC参数
（交流工作条件，除非另有说明）
参数
行有效至行主动延迟
RAS到CAS延迟
行预充电时间
行活动时间
行周期时间
符号
-4.3
8.6
12.9
12.9
34.4
47.3
-5
10
15
15
40
55
VERSION
-5.5 -6
11
12
16
16
40
100
60
1
1
1
1
1
1
60
63
68
16
18
42
-7
14
16
20
42
-8
16
20
20
48
单位
ns
ns
ns
ns
us
ns
CLK
CLK
CLK
CLK
ea
1
2
2
2
3
4
记
1
1
1
1
最后的数据到新的关口。地址的延迟
在过去的数据来行预充电
在最后的数据以突发停止
上校地址上校地址的延迟
的有效输出数据的数量
CAS延时= 3
CAS延时= 2
t
RRD
（分钟）
t
RCD
（分钟）
t
RP
（分钟）
t
RAS
（分钟）
t
RAS
（最大）
t
RC
（分钟）
t
CDL
（分钟）
t
RDL
（分钟）
t
BDL
（分钟）
t
CCD
（分钟）
注意：
1.时钟周期的最小数目是通过分割与时钟周期时间需要的最短时间来确定
然后四舍五入到下一个较大整数。
4.最低的延迟才能完成写操作。
4.所有部件，使每一个周期的列地址的变化。
4.如遇行预充电中断，自动预充电和读取突发停止。
最早的一个预充电命令可以读出指令后没有数据的丢失被发出是CL + BL-2时钟。
晶豪科科技有限公司
P.5
出版日期： 2000年1月
修订： 1.3u
M12L16161A
512K X 16位X 2Banks同步DRAM
特点
z
z
z
z
z
z
z
z
z
概述
JEDEC标准的3.3V电源
该M12L16161A是16777216位同步的
LVTTL与复用地址兼容
动态随机存储器组织成理性的高数据速率
双银行操作
2× 524,288字×16位，与制作
MRS周期与解决关键程序
高性能CMOS技术。同步的
- CAS延迟（ 2 & 3 ）
理性的设计允许与精确的周期控制
- 突发长度（1， 2，4， 8 &全页）
使用系统时钟的I / O事务是可能的
- 突发类型（顺序&交错）
在每个时钟周期。操作频范围
所有的输入进行采样，正边沿quencies ，可编程的突发长度和亲
可编程延迟允许在同一个设备要
系统时钟的
突发读取单位写操作
对于各种高带宽是有用的，高
高性能内存系统的应用程序。
DQM用于屏蔽
自动&自我刷新
32ms的刷新周期（ 2K周期）
订购信息
产品型号
M12L16161A-4.3T
M12L16161A-5T
M12L16161A-5.5T
M12L16161A-6T
M12L16161A-7T
M12L16161A-8T
最大频率。
233MHz
200MHz
183MHz
166MHz
143MHz
125MHz
接口
包
LVTTL
50
TSOP （II）的
引脚配置（顶视图）
V
DD
DQ0
DQ1
V
SSQ
DQ2
DQ3
V
DDQ
DQ4
DQ5
V
SSQ
DQ6
DQ7
V
DDQ
LDQM
WE
CAS
RAS
CS
BA
A10/AP
A0
A1
A2
A3
V
DD
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
V
SS
DQ15
DQ14
V
SSQ
DQ13
DQ12
V
DDQ
DQ11
DQ10
V
SSQ
DQ9
DQ8
V
DDQ
N.C / RFU
UDQM
CLK
CKE
N.C
A9
A8
A7
A6
A5
A4
V
SS
50PIN TSOP （II）的
（ 400mil X 825mil ）
（0.8毫米针距）
晶豪科科技有限公司
P.1
出版日期： 2000年1月
修订： 1.3u
M12L16161A
功能框图
I / O控制
BANK SELECT
数据输入寄存器
LWE
LDQM
行缓冲区
刷新计数器
行解码器
输出缓冲器
512K ×16
512K ×16
SENSE AMP
地址寄存器
LRAS
CLK
CKE
DQI
CLK
添加
LCBR
上校缓冲区
LRAS
列解码器
延迟&突发长度
编程注册
LCKE
LCBR
LWE
LCAS
LWCBR
LDQM
注册时间
CS
RAS
CAS
WE
L（ U） DQM
引脚功能说明
针
CLK
CS
CKE
A0 A10 / AP
BA
名字
系统时钟
芯片选择
时钟使能
地址
银行选择地址
行地址选通
输入功能
活跃在正边沿采样所有输入。
禁用或启用的设备操作，除了用屏蔽或使所有输入
CLK ， CKE和L （ U） DQM 。
面罩系统时钟从下一个时钟周期冻结操作。
CKE应该启用的至少一个周期之前的新命令。
禁止输入缓冲器的电源关闭待机。
行/列地址被复用在相同的针。
行地址： RA0 RA10 ，列地址： CA0 CA7
选择bank中的行地址锁存器的时间被激活。
在列地址锁存器时选择的读/写的银行。
锁存行地址与RAS在CLK的正边沿
低。
让行存取&预充电。
锁存的列地址，在CLK的与正向边沿
CAS低。
启用列的访问。
允许写操作和行预充电。
锁存来自中科院，我们开始积极的数据。
使得数据输出高阻，
t
SHZ
后的时钟和掩模的输出。
块中的数据输入时， L（ U） DQM活跃。
数据输入/输出复用在相同的针。
电源和地的输入缓冲器和核心逻辑。
RAS
CAS
列地址选通
WE
L（ U） DQM
DQ
0 ~ 15
V
DD
/V
SS
写使能
数据输入/输出面膜
数据输入/输出
电源/接地
晶豪科科技有限公司
P.2
出版日期： 2000年1月
修订： 1.3u
M12L16161A
V
DDQ
/V
SSQ
N.C / RFU
数据输出电源/接地
无连接/
留作将来使用
对于输出缓冲隔离电源和接地，以提供改进的
抗干扰能力。
该引脚建议留在设备上的连接。
绝对最大额定值
参数
任何引脚相对于V电压
SS
在V电压
DD
供应相对于V
SS
储存温度
功耗
短路电流
符号
V
IN，
V
OUT
V
DD
,V
DDQ
T
英镑
P
D
I
OS
价值
-1.0 ~ 4.6
-1.0 ~ 4.6
-55 ~ + 150
1
50
单位
V
V
°
C
W
MA
注意：
如果绝对最大额定值超出可能会造成永久性损坏设备。
功能操作应仅限于推荐工作条件。
暴露于超过推荐的电压较高的时间过长可能会影响器件的可靠性。
直流工作条件
推荐工作条件（电压参考VSS = 0V ， TA = 0 70
°
C
)
参数
电源电压
输入逻辑高电压
输入逻辑低电压
输出逻辑高电平
输出逻辑低电压
输入漏电流
输出漏电流
注意：
符号
V
DD
,V
DDQ
V
IH
V
IL
V
OH
V
OL
I
IL
I
OL
民
3.0
2.0
-0.3
2.4
-
-5
-5
典型值
3.3
3.0
0
-
-
-
-
最大
3.6
V
DD
+0.3
0.8
-
0.4
5
5
单位
V
V
V
V
V
uA
uA
记
1
2
I
OH
=-2mA
I
OL
= 2毫安
3
4
1.V
IH
（ MAX）= 4.6V AC脉冲宽度
≤
10ns的接受。
2.V
IL
（分钟） = -1.5V交流脉冲宽度
≤
10ns的接受。
3.Any输入0V
≤
V
IN
≤
V
DD
+ 0.3V ，所有其他引脚都没有被测= 0V 。
4.Dout被禁用， 0V
≤
V
OUT
≤
V
DD
.
电容
(V
DD
= 3.3V ，T
A
= 25
°
C
， F = 1MHz的）
针
时钟
RAS ， CAS，WE ， CS ， CKE ， LDQM ，
UDQM
地址
DQ0 DQ15
符号
C
CLK
C
IN
C
添加
C
OUT
民
2.5
2.5
2.5
4.0
最大
4.0
5.0
5.0
6.5
单位
pF
pF
pF
pF
晶豪科科技有限公司
P.3
出版日期： 2000年1月
修订： 1.3u
M12L16161A
DC特性
（推荐的工作条件，除非另有说明，T
A
= 0至70
°
C
V
IH
（分钟） / V
IL
(max)=2.0V/0.8V)
参数
工作电流
（一银行活动）
预充电待机
目前在掉电
模式
预充电待机
目前非加电
Down模式
符号
I
CC1
I
CC2
P
I
CC2
PS
I
CC2
N
测试条件
CAS
VERSION
延迟-4.3 -5.5 -5 -6 -7
-8
单位注
1
突发长度= 1
t
RC
≥
t
RC
（ MIN）
t
CC
≥
t
CC
（分钟） ，我
OL
= 0毫安
CKE
≤
V
IL
（最大） ，
t
CC
=15ns
CKE
≤
V
IL
（最大）时，CLK
≤
V
IL
（最大） ，
t
CC
=
∞
CKE
≥
V
IH
（分钟） ， CS
≥
V
IH
（ MIN）
t
CC
=15ns
输入信号时为30ns一次改变
CKE
≥
V
IH
（分钟） ， CLK
≤
V
IL
（最大） ，
t
CC
=
∞
输入信号是稳定的
CKE
≤
V
IL
（最大） ，
t
CC
=15ns
CKE
≤
V
IL
（最大）时，CLK
≤
V
IL
（最大） ，
t
CC
=
∞
CKE
≥
V
IH
（分钟） ， CS
≥
V
IH
（ MIN）
t
CC
=15ns
输入信号时为30ns一次改变
CKE
≥
V
IH
（分钟） ， CLK
≤
V
IL
（最大） ，
t
CC
=
∞
输入信号是稳定的
I
OL
= 0毫安，页突发
所有带激活，
t
CCD
=
t
CCD
（分钟）
3
2
250 230 210 190 160 140毫安
2
2
30
2
10
10
40
10
mA
mA
mA
mA
mA
mA
I
CC2
NS
主动待机电流
在掉电模式
主动待机电流
在非掉电
模式
（一银行活动）
工作电流
（突发模式）
刷新当前
自刷新电流
I
CC3
P
I
CC3
PS
I
CC3
N
I
CC3
NS
I
CC
4
270 250 230 210 180 160毫安
270 250 230 210 180 160
270 250 230 210 180 160毫安
1
mA
1
I
CC
5
I
CC
6
t
RC
≥
t
RC
（分钟）
CKE
≤
0.2V
2
注意：
1.Measured具有输出开路。地址改变时仅一次
t
CC
（最小值） 。
2.Refresh周期为32ms 。地址改变时仅一次
t
CC
（最小值） 。
晶豪科科技有限公司
P.4
出版日期： 2000年1月
修订： 1.3u
M12L16161A
AC运行试验条件
(V
DD
=3.3V
±
0.3V,T
A
= 0至70
°
C )
参数
输入电平（ VIH / VIL）
输入定时测量参考电平
输入上升和下降时间
输出定时测量参考电平
输出负载条件
3.3V
VTT = 1.4V
1200
è
50
产量
VOH （ DC ） = 2.4V ， IOH = -2mA
VOL （ DC ） = 0.4V ， IOL = 2毫安
产量
价值
2.4 / 0.4
1.4
潮流/ TF = 1/1的
1.4
见图2
单位
V
V
ns
V
è
Z0=50
è
30 pF的
870
è
30 pF的
（图1 ）直流输出负载电路
（图2 ） AC输出负载电路
经营AC参数
（交流工作条件，除非另有说明）
参数
行有效至行主动延迟
RAS到CAS延迟
行预充电时间
行活动时间
行周期时间
符号
-4.3
8.6
12.9
12.9
34.4
47.3
-5
10
15
15
40
55
VERSION
-5.5 -6
11
12
16
16
40
100
60
1
1
1
1
1
1
60
63
68
16
18
42
-7
14
16
20
42
-8
16
20
20
48
单位
ns
ns
ns
ns
us
ns
CLK
CLK
CLK
CLK
ea
1
2
2
2
3
4
记
1
1
1
1
最后的数据到新的关口。地址的延迟
在过去的数据来行预充电
在最后的数据以突发停止
上校地址上校地址的延迟
的有效输出数据的数量
CAS延时= 3
CAS延时= 2
t
RRD
（分钟）
t
RCD
（分钟）
t
RP
（分钟）
t
RAS
（分钟）
t
RAS
（最大）
t
RC
（分钟）
t
CDL
（分钟）
t
RDL
（分钟）
t
BDL
（分钟）
t
CCD
（分钟）
注意：
1.时钟周期的最小数目是通过分割与时钟周期时间需要的最短时间来确定
然后四舍五入到下一个较大整数。
4.最低的延迟才能完成写操作。
4.所有部件，使每一个周期的列地址的变化。
4.如遇行预充电中断，自动预充电和读取突发停止。
最早的一个预充电命令可以读出指令后没有数据的丢失被发出是CL + BL-2时钟。
晶豪科科技有限公司
P.5
出版日期： 2000年1月
修订： 1.3u
QQ：2880707522 复制
