【LTC145612位轨至轨微DAC与清除输入特点ssssss描述此外，LTC1456是一个完整的单电】,IC型号LTC1456CS8,LTC1456CS8 PDF资料,LTC1456CS8经销商,ic,电子元器件-51电子网

LTC1456

12位轨至轨

微DAC

与清除输入

特点

描述

此外，LTC

1456是一个完整的单电源，轨到轨

电压输出，在12位的数字 - 模拟转换器（DAC ）

采用SO- 8封装。它包括轨至轨输出缓冲

放大器和一个易于使用的3线串行级联

界面。该LTC1456包括一个CLR引脚asynchro-

nously清除DAC至零标度。

该LTC1456具有一个2.048V内部基准和一个全

4.095V的满量程输出。它工作在4.5V至5.5V

电源，散热2.2mW 。

低电源电流和节省空间的SO-8

封装使LTC1456非常适用于电池供电

应用程序。

， LTC和LT是凌特公司的注册商标。

SO- 8封装

12位分辨率

缓冲真正的轨到轨电压输出

异步清零输入

内置参考

施密特触发器的时钟输入可以直接

光电耦合器接口

上电复位清除DAC为0V

3线级联的串行接口

最大DNL误差： 0.5 LSB

低成本

应用

数字校准

工业过程控制

自动测试设备

移动电话

典型用途

功能框图： 12位轨至轨DAC，具有清除输入

2 D

1 CLK

3 CS / LD

12-BIT

移

REG

和

DAC

LATCH

4.5V至5.5V

2.048V

0.5

12-BIT

DAC

–

DNL误差（ LSB ）

OUT

轨到轨

电压

产量

4 D

OUT

其他

数模转换器

6 CLR

POWER- ON

RESET

GND

1456 TA01

微分非线性

与输入代码

–0.5

512 1024 1536 2048 2560 3072 3584 4095

CODE

1456 TA02

LTC1456

绝对

最大

评级

到GND .............................................. - 0.5 V到7.5V

逻辑输入到GND ................................ - 0.5V至7.5V

OUT

.............................................. - 0.5V至V

+ 0.5V

最高结温......... - 65 ° C至125°C

工作温度范围

LTC1456C ............................................ 0 ° C至70 ℃，

LTC1456I ........................................ - 40 ° C至85°C

存储温度范围................ - 65℃ 150℃

引线温度（焊接， 10秒） ................. 300℃

PACKAGE / ORDER我FOR ATIO

顶视图

CLK 1

CS / LD 3

OUT

N8包装

8引脚PDIP

OUT

CLR

GND

订购部件

数

LTC1456CN8

LTC1456IN8

LTC1456CS8

LTC1456IS8

S8最热

1456

1456I

S8包装

8引脚塑料SO

JMAX

= 125°C,

= 100 ℃/ W（ N8 ）

JMAX

= 125°C,

= 150℃ / W （S8）

咨询工厂的军工级配件。

电气特性

= 4.5V至5.5V ，V

OUT

卸载，T

= T

民

给T

最大

中，除非另有说明。

符号

DAC

决议

DNL

INL

微分非线性

积分非线性

偏移误差

偏移误差温度

系数

满量程电压

温度COEF网络cient

正电源电压

电源电流

短路电流低

短路电流高

输出阻抗接地

AC性能

输出电压摆率

输出电压建立时间

数字馈通

（注2 ）

（注2,3）到

±0.5LSB

参数

条件

民

典型值

最大

单位

位

保证单调性（注1 ）

= 25°C

（注1 ）

= 25°C

±0.5

±3.5

±4

±12

±18

±15

μV/°C

4.125

4.145

PPM /°C的

= 25°C

4.065

4.045

4.095

电源

对于指定的性能

（注4 ）

OUT

接地短路

OUT

短到V

输入代码= 0

4.5

430

5.5

650

120

运算放大器的直流性能

0.4

1.0

0.3

纳伏s的

最低位

V / μs的

W W

LTC1456

电气特性

= 4.5V至5.5V ，V

OUT

卸载，T

= T

民

给T

最大

中，除非另有说明。

符号

数字I / O

泄漏

开关

有效期至CLK建立

有效期至CLK保持

CLK高电平时间

CLK低的时间

CS / LD脉冲宽度

LSB CLK到CS / LD

CS / LD低到CLK

OUT

输出延迟

CLK低到CS / LD低

CLR脉冲宽度

负载

= 15pF的，V

= 5V

参数

数字输入高电压

数字输入低电压

数字输出高电压

数字输出低电压

数字输入泄漏

数字输入电容

条件

民

2.4

典型值

最大

单位

0.8

– 1.0

0.4

±10

150

OUT

= - 1毫安，D

OUT

只

OUT

= 1mA时，

OUT

只

= 5V, V

= GND到V

通过设计保证。不受测试。

该

表示该指标适合整个工作

温度范围。

注1 ：

非线性，从第一代码是大于限定或

等于最大偏移量规范来编码4095 （满刻度）。

注2 ：

负载5kΩ电阻和100pF电容并联。

注3 ：

DAC开关全1，对应V之间的代码

对的部分。

注4 ：

在0V或V数字输入

LTC1456

典型性能特性

微分非线性（ DNL ）

0.5

0.4

0.3

INL误差（ LSB ）

2.0

1.6

1.2

0.8

0.4

– 0.4

– 0.8

–1.2

–1.6

– 2.0

0.2

DNL（ LSB）的

0.1

– 0.1

– 0.2

– 0.3

– 0.4

– 0.5

512 1024 1536 2048 2560 3072 3584 4095

CODE

1456 G01

– V

OUT

(V)

最小输出电压

与输出灌电流

700

1.750

输出下拉压（MV ）

125°C

600

500

25°C

400

300

200

100

8 10 12 14 16 18 20

4 6

输出灌电流（mA）

1456 G04

电源电流（mA ）

输出摆幅（ V）

– 55°C

输出摆幅与负载电阻

4.5

CODE ：全1

4.0

0.8

3.5

输出摆幅（ V）

电源电流（ μA ）

失调电压（毫伏）

3.0

2.5

2.0

1.5

1.0

0.5

100

负载电阻（ Ω ）

10k

1456 G07

ü W

积分非线性（ INL ）

1.4

1.2

1.0

0.8

0.6

0.4

0.2

512 1024 1536 2048 2560 3072 3584 4095

CODE

1456 G02

最低供应余量为

满摆幅输出与负载电流

OUT

< 1LSB

CODE ：全1

OUT

= 4.095V

负载电流（mA ）

1456 G03

电源电流

VS逻辑输入电压

4.5

所有数字输入

绑在一起

1.615

1.480

1.345

1.210

1.075

0.940

0.805

0.670

0.535

0.400

0.5 1

1.5 2 2.5 3 3.5 4

逻辑输入电压（ V）

4.5 5

1456 G05

输出摆幅与负载电阻

CODE ：全0

4.0

3.5

3.0

2.5

2.0

1.5

1.0

0.5

100

负载电阻（ Ω ）

10k

1456 G06

失调电压与温度

0.9

电源电流与温度

550

540

530

520

510

500

490

480

470

460

= 4.5V

= 5V

= 5.5V

0.7

0.6

0.5

0.4

0.3

– 55

– 25

温度（℃）

125

1456 G08

450

– 55

– 25

温度（℃）

125

1456 G09

LTC1456

引脚功能

CLK （引脚1 ）：

串行接口的时钟。内部施密特

在此输入触发可直接光耦接口。

（引脚2 ）：

串行接口数据。在D个数据

针

被锁存到移位寄存器上的上升沿

串行时钟。

CS / LD （引脚3 ）：

串行接口使能和负载

控制权。当CS / LD低CLK信号被激活，所以

该数据可移入。当CS / LD被拉高，

数据从移位寄存器传送到DAC

在CLK内部禁用。

OUT

（引脚4 ）：

的移位寄存器的输出，

成为有效的串行时钟的上升沿。

GND （引脚5 ）：

地面上。

CLR （引脚6 ）：

清除输入。当拉低时，此引脚

异步清除内部移位寄存器和DAC寄存器

至零。应接高正常运行。

OUT

（引脚7 ）：

该缓冲DAC输出。

（引脚8 ）：

正电源输入。 4.5V

≤

5.5V.

需要一个旁路电容到地。

BLOCK DIAGRA

CLK 1

12-BIT

移

CS / LD 3

OUT

TI I G DIAGRA

CLK

前一个单词

CS / LD

OUT

2.048V

8 V

DAC

12-BIT

DAC

7 V

OUT

–

POWER- ON

RESET

6 CLR

5 GND

1146 BD

B11

最高位

B10

最低位

B11

前一个单词

B10

B11

当前单词

1456 TD