LSI / CSI
UL
LS7183/LS7184
（ 631 ） 271-0400传真（ 631 ） 271-0405
2001年8月
LSI计算机系统有限公司1235惠特曼路，梅尔维尔，纽约州11747
A3800
正交时钟转换器
产品特点：
为x1，x2和x4分辨率
可编程输出脉冲宽度（ 200纳秒至140μs ）
输出脉冲宽度调节优秀
TTL和低电压CMOS兼容的I / O
+ 3V至+ 5.5V工作电压（V
DD
-V
SS
)
LS7183 ， LS7184 （ DIP ）
LS7183 -S ， LS7184 -S （ SOIC ） - 参见图1
描述：
在LS7183和LS7184是单片CMOS硅栅
正交时钟转换器。正交时钟信号源自
光学或磁性编码器中，当施加到A和B的
在LS7183 / LS7184的输入，转换为向上的字符串
时钟和向下时钟（ LS7183 ）或一个时钟和一个上/
下行方向控制（ LS7184 ） 。这些输出可以IN-
直接与标准的向上/向下计数器方向terfaced
化和位置感知编码器。
输入/输出说明：
RBIAS
（引脚1）
输入外部组件连接。连接一个电阻
该输入和V之间
SS
调节输出时钟脉冲
宽度（ TOW） 。
V
DD
（ 2脚）
电源电压的正极。
V
SS
（ 3针
)
电源电压的负端。
A，B
（ 4脚， 5脚）
正交时钟输入端A和B.定向输出脉冲
根据图从A和B的时钟产生的。 2，甲乙
输入有内置的免疫力噪声信号小于50ns
持续时间（延迟确认，T
VD
） 。 A和B投入在 -
一个方向输出时钟发生期间禁止的
（ UPCK或DNCK ） ，使杂散时钟从烯得到的
编码器的抖动都将被拒绝。
模式
（引脚6 ）
模式是一个三态输入选择分辨率X1，X2或X4 。该
输入正交时钟速率乘以1 ， 2和4个因子
在为x1，x2和x4模式分别产生输出
UP / DOWN的时钟（参见图2） 。 ×1 ，选择由x2和x4模式
MODE输入逻辑电平如下所示：
模式= 0
： X1选择
模式= 1
： X2选择
模式=浮动： X4选择
7183/84-071201-1
引脚分配 - 顶视图
RBIAS
V
DD （ + V）
1
8
7
6
UPCK
LSI
LS7183
2
3
4
DNCK
模式
V
SS （ -V ）
A
5
B
RBIAS
V
DD （ + V）
1
2
3
8
7
6
CLK
LSI
LS7184
UP / DN
模式
V
SS （ -V ）
A
4
5
B
图1
LS7183 - DNCK
（引脚7 ）
在LS7183 ，这是向下时钟输出。此输出
由时产生的输入低脉冲信号
滞后的B输入端。
LS7184LV - UP / DN
（引脚7 ）
在LS7184 ，这是计数方向指示输出。
当A输入超前于B输入时， UP / DN输出变
高表明计数方向是向上。当A
输入滞后的B输入端， UP / DN输出变为低电平，
这表明计数方向是向下。
LS7183 - UPCK
（引脚8 ）
在LS7083LV ，这是UP时钟输出。此输出
由时产生的输入低脉冲信号
导致的B输入端。
LS7184 - CLK
（引脚8 ）
在LS7184 ，这是结合UP时钟和DOWN
时钟输出。在任一时刻的计数方向是
通过UP / DN输出（引脚7 ）表示。
注意：
对于LS7184 ， CLK的定时和UP / DN
要求与LS7184计数，计数器接口
在CLK脉冲的上升沿。
绝对最大额定值：
参数
直流电源电压
电压在任何输入
工作温度
储存温度
符号
V
DD
- V
SS
V
IN
T
A
T
英镑
价值
7.0
V
SS
- 0.3到V
DD
+ .3
-20至+85
-55到+150
单位
V
V
°C
°C
直流电气特性：
（除非另有说明V
DD
= 3V至5V和TA = -20 ° C至85°C
)
参数
电源电压
电源电流
MODE输入：
逻辑0
逻辑1
逻辑浮动
逻辑0输入电流
符号
V
DD
I
DD
I
DD
民
3.0
-
-
TYPE
-
30
110
最大
5.5
45
150
单位
V
A
A
conditon
-
V
DD
= 3V
V
DD
= 5V
V
ml
V
mh
V
mf
I
ml
I
ml
I
mh
I
mh
-
V
DD
-0.6
(V
DD
/2) - 0.5
-
-
-
-
-
-
V
DD
/2
3.0
12.0
-3.0
-12.0
0.6
-
(V
DD
/2) + 0.5
5.0
16.0
-5.0
-16.0
V
V
V
A
A
A
A
-
-
-
V
DD
= 3V
V
DD
= 5V
V
DD
= 3V
V
DD
= 5V
逻辑1输入电流
A， B输入：
逻辑0
逻辑1
输入电流
RBIAS输入：
外部电阻
所有的输出：
灌电流
V
ABL
V
ABH
I
ABLK
-
0.7V
DD
-
-
-
0
0.3V
DD
-
10
V
V
nA
-
-
-
R
B
5k
-
10M
欧姆
-
I
ol
I
ol
I
oh
I
oh
-1.2
-2.5
1.2
2.5
-1.8
-3.5
1.8
3.5
-
-
-
-
mA
mA
mA
mA
VO = 0.5V ，V
DD
= 3V
VO = 0.5V ，V
DD
= 5V
VO = 2.5V ，V
DD
= 3V
VO = 4.5V ，V
DD
= 5V
源出电流
暂态特性
（ TA = -20 ° C至85°C ）
参数
输出时钟脉冲宽度
A， B输入：
验证延迟
符号
T
OW
民
190
TYPE
-
最大
-
单位
ns
conditon
SEE图。 2
T
VD
T
VD
T
PS
T
PW
f
A，B
T
DS
T
DS
-
-
T
VD
+T
OW
2T
PS
-
-
-
25
50
-
-
-
200
110
50
100
无限
无限
1/(2T
PW
)
270
150
ns
ns
s
s
Hz
ns
ns
V
DD
= 5V
V
DD
= 3V
-
-
-
V
DD
= 3V
V
DD
= 5V
相位延迟
脉冲宽度
频率
Inupt到输出延迟
7183/84-070601-2
前锋
A
T
PW
T
PS
B
T
DS
UpCLK
(7183LV)
DnCLK
(7183LV)
CLK
(7184LV)
UP / DN
(7184LV)
2
4
2
4
T
OW
2
1
4
2
T
PS
反向
4
1
4
2
1
4
2
2
4
1
4
2
注意：
标记为1 ， 2和4路输出时钟的解释如下。
1 ：生成在为x1，x2和x4模式
2 ：生成在x2和x4模式，只
4 ：生成只X4模式
图2. LS7183 ， LS7184输入/输出时序
A
4
滤波器
抑制
逻辑
方向
8 UPCK或CLK
MUX
和
卜FF器
B
5
滤波器
7
DNCK或UP / DN
RBIAS
1
当前
镜
脉冲
V
DD
1M
模式
6
1M
模式
解码
V
DD
V
SS
2
3
图3. LS7183 ， LS7184框图
此处包含的信息被认为是
准确和可靠。然而， LSI的计算机系统
公司不承担任何责任，不准确，也不对
他人的专利权益受损而可能
导致其使用。
7183/84-071201-3
QQ：2881677436 复制
