UL
LSI / CSI
LSI计算机系统有限公司1235惠特曼路，梅尔维尔，纽约州11747
RBIAS
V
DD
(+V )
V
SS
(-V )
A
1
2
3
4
LS7083N
LS7084N
（ 631 ） 271-0400传真（ 631 ） 271-0405
2009年4月
A3800
正交时钟转换器
产品特点：
x1和x4模式选择
高达16MHz的输出时钟频率
可编程输出时钟脉冲宽度
片上滤波输入光或
磁性编码器的应用程序。
TTL和CMOS兼容的I / O
+ 3V至+ 12V的操作（V
DD
- V
SS
)
LS7083N ， LS7084N
（ DIP ） ;
LS7083N -S LS7084N -S
（ SOIC ） - 参见图1
应用范围：
接口增量式编码器，以加/减计数器
（参见图6A和图6B）
接口旋转编码器数字电位器
（参见图7 ）
描述：
该
LS7083N
和
LS7084N
是CMOS正交时钟CON-
变流器。从光学或磁烯衍生的正交时钟信号
编码器中，当施加到所述A和B输入
LS7083N
or
LS7084N,
转换为向上时钟和向下的字符串
钟表（
LS7083N)
或一个时钟和一个向上/向下方向CON-
控制（ LS7084N ） 。这些输出可以直接与进行接口
标准的向上/向下计数器的方向和位置传感
的编码器。
输入/输出说明：
RBIAS
（引脚1）
输入外部组件连接。连接一个电阻
该输入和V之间
SS
调节输出时钟的脉冲宽度
（ TOW） 。为了正常工作，输出时钟脉冲宽度必须
小于或等于A，B的脉冲间隔（T
OW
≤
T
PS
).
V
DD
（ 2脚）
电源电压的正极。
V
SS
（引脚3 ）
电源电压的负端。
A
（引脚4 ）
正交时钟输入A.此输入滤波电路，以验证
输入逻辑电平并消除编码器抖动。
B
（引脚5 ）
正交时钟输入B.此输入滤波电路相同
输入A.
模式
（引脚6 ）
模式是一个三态输入选择分辨率X1，X2或X4 。在SE-
lected分辨率乘以该输入正交时钟速率被1,2
和4 ，分别在产生输出UPCK / DNCK和
CLK （参照图2）。
该模式的输入逻辑电平选择分辨率如下：
逻辑0 = X1浮= X2逻辑1 = X4
引脚分配 - 顶视图
LSI
LS7083N
LSI
8
7
6
5
UPCK
DNCK
模式
B
RBIAS
V
DD
(+V )
V
SS
(-V )
A
1
2
3
4
8
7
6
5
CLK
UP / DN
模式
B
图1
LS7083N - DNCK
（引脚7 ）
In
LS7083N,
这是向下时钟输出。此输出由
当A输入滞后于B输入低脉冲信号产生。
LS7084N - UP / DN
（引脚7 ）
In
LS7084N,
这是计数方向指示输出。当A
输入线B输入端时， UP / DN输出变成高电平，表示
计数方向是向上。当A输入滞后于B输入， UP / DN
输出变低，表示计数方向是向下。
LS7083N - UPCK
（引脚8 ）
In
LS7083N,
这是UP时钟输出。此输出由
当A输入线B输入低脉冲信号产生。
LS7084N - CLK
（引脚8 ）
In
LS7084N,
这是组合UP时钟和DOWN时钟输出
放。在任一时刻的计数方向由UP / DN表示
输出端（引脚7 ） 。
注意：
对于
LS7084N,
CLK和UP / DOWN的定时要求
与该计数器的接口
LS7084N
上升沿计数
的CLK脉冲。
LS7084N
7083N/84N-042109-1
前锋
A
T
PW
T
PS
T
PS
T
DS
2
4
T
OW
2
2
4
1
4
2
2
1
4
2
反向
B
UpCLK
(7083N)
DnCLK
(7083N)
CLK
(7084N)
UP / DN
(7084N)
4
4
1
1
4
4
2
2
注意：
标记为1 ， 2和4路输出时钟的解释如下。
1.
产生于为x1，x2和x4模式。
2.
产生于x2和x4模式只。
3.
产生于只X4模式。
图2. LS7083N / LS7084N输入/输出时序
RBIAS
1
当前
镜
A
4
滤波器
双
单稳
X4时钟
时钟
和
方向
解码
X2时钟
X1时钟
UP / DN
MUX
7
DNCK或UP / DN
8 UPCK或CLK
B
5
滤波器
双
单稳
模式
V
DD
V
SS
6
2
3
+V
-V
图3. LS7083N / LS7084N框图
此处包含的信息被认为是
准确和可靠。然而， LSI的计算机系统
公司不承担任何责任，不准确，也不对
他人的专利权益受损而可能
导致其使用。
7083N/84N-121206-3
QQ：2880707522 复制
