D
R
A
FT
D
R
A
FT
D
R
A
FT
D
R
A
FT
D
R
A
FT
LPC2917/19
ARM9微控制器，带有CAN和LIN
启示录1.01 - 2007年11月15日
D
D
R
A
FT
D
D
R
A
FT
D
R
A
FT
D
D
R
A
R
A
FT
D
R
A
R
A
FT
D
R
A
FT
D
R
A
F
R
A
FT
D
R
R
D
初步数据表
FT
D
R
A
FT
FT
A
FT
1.引言
1.1关于本文档
D
这份文件列出了有关LPC2917 / 19设备的详细信息。它侧重于
像钉扎，特点等简短描述用于轮廓事实信息
的特性和功能的概念。更多细节和背景发展
该设备应用的LPC2917 / 19用户手册中给出（见
参考文献。 1） 。
No
明确提到的用户手册进行。
D
R
A
FT
D
R
A
1.2目标读者
本文档工程师评估和/或开发系统编写的，硬
和/或软件的LPC2917 / 19 。 ARM处理器的一些基本知识，
建筑和ARM968E -S特别假设（见
参考文献。 2）。
2.概述
2.1结构概述
的LPC2917 / 19的组成：
具有实时仿真支持的ARM968E- S处理器
用于连接到一个AMBA多层高级高性能总线（AHB ）
片上内存控制器
两个DTL总线（万能NXP接口） ，用于连接到中断控制器
和电源，时钟和复位控制集群（也称为子系统）
三VLSI外设总线（ VPB - ARM公司的AMBA的兼容超集
先进外设总线）连接到片上外设集中在
子系统。
该LPC2917 / 19配置在little-endian字节顺序ARM968E - S处理器。所有
在它们自己的时钟频率下运行的外围设备，以优化系统的总功率
消费。在子系统中使用的AHB2VPB桥包含一个预写缓冲
一个事务深。这意味着，当ARM968E -S发出一个缓冲的写入
动作与位于桥的VPB侧的寄存器，它继续即使
实际写入可能还没有发生。第二写入的完成到同一
子系统将不被执行，直到第一次写入结束。
D
R
A
FT
恩智浦半导体
LPC2917/19
FT
FT
FT
D
D
R
R
A
A
A
FT
FT
FT
D
D
R
A
FT
D
R
R
A
FT
D
D
D
R
A
D
R
ARM9微控制器，带有CAN和LIN
A
D
R
A
D
R
A
D
D
R
A
FT
A
FT
D
R
FT
R
2.2 ARM968E- S处理器
D
R
在ARM968E -S是一个通用的32位RISC处理器，它提供了高
性能和非常低的功率消耗。 ARM架构是基于
精简指令集计算机（ RISC）的原理而设计的指令集和相关
译码机制比微程序复杂的要简单得多
指令集计算机（ CISC ） 。这种简单性导致了很高的指令吞吐量
从一个小而具有成本效益的控制令人印象深刻的实时中断响应
核心内容。
D
R
A
FT
R
A
FT
R
A
F
D
R
A
FT
D
A
FT
D
R
A
R
A
FT
D
当中最引人注目的功能ARM968E -S是：
单独直接连接的指令和数据紧耦合存储器（ TCM）
接口
写缓冲区的AHB和中医巴士
增强型16× 32乘法器能够单周期MAC操作和16位的固定
指向DSP指令，以加速信号处理算法和应用程序。
管道技术的采用，使得处理和存储系统的所有部分
可以连续地操作。在ARM968E -S是基于网络连接的ARMv5TE已经级流水线
架构。典型地，在一个三阶段流水线结构，当一个指令被
执行其继任者被解码和第三条指令从取
内存。在FI VE-级流水线的其他阶段都增加了内存访问和
回写周期。
在ARM968E - S处理器使用了被称为独特的结构化策略
拇指，这使得它非常适合大批量应用与存储
限制或应用代码密度的问题。
拇指背后的关键思想是，超精简指令集。本质上，该
ARM968E - S处理器具有两个指令集：
标准的32位的ARMv5TE集
16位Thumb集
拇指集的16位指令长度使其可以达到两倍的密度
标准的ARM代码，同时保留大部分的ARM的性能优势超过
传统的16位控制器采用16位的寄存器。这可能是因为THUMB代码
运行在相同的32位寄存器和ARM代码。
THUMB代码，可以提供高达65％的ARM代码规模的，而且160 ％
连接到一个16位的存储器系统的等效ARM控制器的性能。
在ARM968E - S处理器进行了详细的ARM968E -S数据手册中描述
参考文献。 2 。
2.3片上闪存存储器系统
该LPC2917 / 19包括一个512 KB或768 KB的快闪记忆体系统。该内存可
用于代码和数据的存储。闪速存储器的编程可以是
几种方法来实现。它可以在系统通过串行端口进行编程;例如
可以。
LPC2917_19_1
NXP B.V. 2007年保留所有权利。
初步数据表
启示录1.01 - 2007年11月15日
2 68
D
R
A
FT
恩智浦半导体
LPC2917/19
FT
FT
FT
D
D
R
R
A
A
A
FT
FT
FT
D
D
R
A
FT
D
R
R
A
FT
D
D
D
R
A
D
R
ARM9微控制器，带有CAN和LIN
A
D
R
A
D
R
A
D
D
R
A
FT
A
FT
D
R
FT
R
2.4片内静态RAM
D
R
除了两个16 KB中药的LPC2917 / 19包括两个静态RAM存储器：
一个32 KB和16 KB之一。既可以用于代码和/或数据存储。每
内部SRAM有其自己的控制器，所以两者的回忆可以同时访问
从不同的AHB系统总线层。
D
R
A
FT
D
R
A
FT
R
A
F
D
R
A
FT
D
FT
D
R
A
A
FT
3.特点
3.1一般
在80 MHz的最高ARM968E- S处理器
在80 MHz的三个独立的层多层AHB系统总线
片上存储器：
两个紧耦合存储器（TCM ） ， 16 KB指令（ ITCM ） ， 16 kB数据TCM
（ DTCM ）
两个独立的内部静态RAM （ SRAM ）的实例; 32 KB SRAM和16 KB
SRAM
高达768 KB的闪存程序存储器
双通道CAN控制器，支持全CAN和广泛的消息过滤
两个LIN主控制器与LIN通信完全的硬件支持
两个550的UART与16字节的Tx和Rx FIFO的深度
三全双工Q- SPI接口有四个从机选择线; 16位宽; 8个单元深; TX
FIFO和Rx FIFO
4个32位定时器，每个包含四个捕获和比较寄存器连接到I / O的
32位看门狗定时器与变化保护，安全运行的时钟。
多达108个通用I / O引脚可编程的上拉，下拉或公交
管理人
向量中断控制器（ VIC ）与16个优先级
两个8通道10位ADC提供了总额高达16个模拟输入，具有转换
时间低至2.44
μs
每通道。每个通道提供了一个比较函数
最大限度地减少中断
截至24平触发的外部中断引脚，包括CAN和LIN唤醒了
特点
外部静态存储器控制器（ SMC ）有8个存储;达32位的数据
公交车;多达24位的地址总线
处理器唤醒从通过外部中断引脚关断; CAN或LIN活动
灵活的复位发生器单元（ RGU ）可以控制各个模块的复位
灵活的时钟产生单元（ CGU ），能够控制个人的时钟频率
模块
片上低功耗环形振荡器; 0.4 MHz的固定的连接频率;一直到
提供Safe_Clock源监控系统
片上晶体振荡器，工作范围从10 MHz到50 MHz的 - 最大。 PLL
输入15 MHz的
片内PLL允许CPU运行高达80 MHz的最大CPU速度
可达10个碱基的时钟产生
七小数分频器
LPC2917_19_1
NXP B.V. 2007年保留所有权利。
R
A
初步数据表
启示录1.01 - 2007年11月15日
3 68
D
R
A
FT
恩智浦半导体
LPC2917/19
FT
FT
FT
D
D
R
R
A
A
A
FT
FT
FT
D
D
R
A
FT
D
R
D
R
R
A
FT
D
D
R
A
D
R
ARM9微控制器，带有CAN和LIN
A
高度可配置的系统电源管理单元（ PMU ） ，
各个模块的时钟控制
允许的最小化的系统运行功耗在任何配置
标准的ARM测试和调试接口，提供实时在线仿真器
边界扫描测试支持
双电源：
CPU工作电压： 1.8 V± 5 ％
I / O工作电压： 2.7 V至3.6 V ;输入宽容高达5.5 V
144引脚LQFP封装
40 °C
85
°C
工作温度范围
R
A
FT
D
R
A
FT
D
R
A
D
R
A
D
A
FT
D
R
D
R
A
FT
A
FT
D
R
FT
D
R
A
F
R
A
FT
D
A
FT
D
R
A
D
R
4.订购信息
表1中。
订购信息
包
名字
LPC2917FBD144
LPC2919FBD144
LQFP144
LQFP144
描述
VERSION
塑料薄型四方扁平封装; 144导线;体20
×
20
×
1.4毫米，脚SOT486-1
间距0.5毫米
塑料薄型四方扁平封装; 144导线;体20
×
20
×
1.4毫米，脚SOT486-1
间距0.5毫米
类型编号
4.1订购选项
表2中。
部分选项
FL灰内存
（ KB的）
512
768
RAM （ KB）
80 （含中药）
80 （含中药）
SMC
32-bit
32-bit
LIN 2.0
2
2
包
LQFP144
LQFP144
类型编号
LPC2917FBD144
LPC2919FBD144
LPC2917_19_1
NXP B.V. 2007年保留所有权利。
初步数据表
启示录1.01 - 2007年11月15日
4 68
QQ：2881677436 复制
