恩智浦半导体
LPC1769/68/67/66/65/64/63
32位ARM Cortex -M3微控制器
两/个16 KB的SRAM块与更高的吞吐量单独的访问路径。
也可以使用这些SRAM模块为以太网,USB和DMA存储器,以及
通用CPU的指令和数据的存储。
八通道通用DMA控制器( GPDMA )的多层AHB
矩阵可与SSP中使用,我
2
S-总线,UART,模拟 - 数字和
数字 - 模拟转换器的外围设备,定时器匹配信号,并为
存储器到存储器之间的传输。
多层AHB矩阵互连提供了一个独立的总线为每个AHB主。
AHB主机包括CPU ,通用DMA控制器,以太网MAC ,以及
USB接口。这互连提供了无仲裁通信
延误。
分割APB总线允许与CPU和DMA之间几档高的吞吐量。
串行接口:
以太网MAC带RMII接口和专用的DMA控制器。 (不适用于
各地,看
表2 )
用专用的DMA控制器的USB 2.0全速设备/主机/ OTG控制器和
片上物理层的设备,主机和OTG功能。 (不适用于所有地区,看
表2 )
四个UART ,带小数波特率发生器,内部FIFO和DMA的支持。
一个UART具有调制解调器控制I / O和RS - 485 / EIA- 485的支持,和一个UART
有IrDA支持。
可以通过两个渠道2.0B控制器。 (不适用于所有地区,看
表2 )
SPI控制器同步,串行,全双工通信和
可编程的数据长度。
两个SSP控制器,带FIFO和多协议功能。在SSP接口
可用于与GPDMA控制器。
三个增强我
2
C总线接口,一个具有漏极开路输出支持全
I
2
C规范和快速模式Plus运动升级版的1兆比特/秒,两次与标准数据速率
端口引脚。增强功能包括多地址识别和监控模式。
I
2
用于数字音频输入或输出,带小数率S( IC间音频)接口
控制权。在我
2
S-总线接口可用于与GPDMA 。在我
2
S-总线接口
支持3线和4线数据的发送和接收以及主时钟
输入/输出。 (不适用于所有地区,看
表2 )
其它外设:
70 ( 100引脚封装)通用I / O( GPIO )引脚可配置
上拉/下拉电阻。所有的GPIO支持新的,可配置的开漏操作
模式。该GPIO块是通过AHB总线多层快速访问访问
而位于内存中,这样它支持的Cortex -M3位带和使用的
通用DMA控制器。
12位模拟数字转换器( ADC )的输入复用在八个针脚,
转换速率高达200 kHz和多个结果寄存器。 12位ADC可以
用于与GPDMA控制器。
10位的数位类比转换器( DAC )与专用转换定时器和DMA
支持。 (不适用于所有地区,看
表2)
四个通用定时器/计数器,共有8个捕获输入和10
比较输出。每个定时器模块具有一个外部计数输入。具体计时器
事件可以被选择以产生DMA请求。
一个电机控制PWM与三相电机控制的支持。
LPC1769_68_67_66_65_64_63
本文档中提供的所有信息受法律免责声明。
NXP B.V. 2011保留所有权利。
产品数据表
启示录7 - 2011年4月5日
2 79