添加收藏夹  设为首页  深圳服务热线:13692101218  13751165337
51电子网联系电话:13692101218
位置:首页 > IC型号导航 > 首字符L型号页 > 首字符L的型号第24页 > LMX2531
集成VCO LMX2531高性能频率合成器系统
2009年6月23日
LMX2531
高性能频率合成器系统
集成的VCO
概述
该LMX2531是一款低功耗,高性能变频器
合成器系统,它包括一个完全集成的Δ-
西格玛PLL和VCO与完全集成的谐振回路。第三
和第四杆也被集成,也可调节。还
包含有集成的超低噪声和高精确度
的LDO的PLL和VCO这给高电源噪声
免疫力也比较一致的性能。当的COM
软硬件就可以为一个高质量的基准振荡器,该LMX2531
生成了非常平稳,噪音低本振信号
和向下转换的无线通信设备。
该LMX2531是一个单片集成电路,制作
先进的BiCMOS工艺。有几种不同的
本产品的,以适应不同的版本
频带。
设备编程通过三线便利
MICROWIRE接口,可向下运行至1.8伏。
电源电压范围为2.8至3.2伏特。该LMX2531是
在一个36引脚6x6x0.8毫米无铅无铅铅 - 提供
帧封装( LLP ) 。
特点
可用多频选项
参见选型指南以下
- 3132兆赫553兆赫:从频率
PLL功能
小数N分频Δ-Σ调制阶
可编程至4阶
快速锁定/周跳减少与超时计数器
部分集成,可调节环路滤波器
极低的相位噪声和杂散
VCO特点
集成的电感器罐
低相位噪声
其他特点
2.8 V至3.2 V操作
低关断电流
1.8 V MICROWIRE支持
包装: 36引脚LLP
部分
LMX2531LQ1146E
LMX2531LQ1226E
LMX2531LQ1312E
LMX2531LQ1415E
LMX2531LQ1515E
LMX2531LQ1570E
LMX2531LQ1650E
LMX2531LQ1700E
LMX2531LQ1742
LMX2531LQ1778E
LMX2531LQ1910E
LMX2531LQ2080E
低频段
553 - 592兆赫
592 - 634兆赫
634 - 680兆赫
680 - 735兆赫
725 - 790兆赫
765 - 818兆赫
795 - 850兆赫
831 - 885兆赫
880 - 933兆赫
863 - 920兆赫
917 - 1014兆赫
952 - 1137兆赫
高频段
1106年至1184年兆赫
1184年至1268年兆赫
1368至60年兆赫
一三六零年至1470年兆赫
1550至80年兆赫
1530年至1636年兆赫
1590至1700年兆赫
1662年至1770年兆赫
1760年至1866年兆赫
1726年至1840年兆赫
1834年至2028年兆赫
1904年至2274年兆赫
目标应用
3G蜂窝基站( WCDMA , TD-
SCDMA,CDMA2000)
2G蜂窝基站( GSM / GPRS ,EDGE
CDMA1xRTT)
无线局域网
宽带无线接入
卫星通信
无线电台
汽车
有线电视设备
仪表和测试设备
RFID阅读器
LMX2531LQ2265E 1089年至1200年兆赫2178至2400年兆赫
LMX2531LQ2570E 1168年至1395年兆赫2336至2790年兆赫
LMX2531LQ2820E 1355年至1462年兆赫2710至2925年兆赫
LMX2531LQ3010E 1455年至1566年兆赫2910 - 3132兆赫
2009美国国家半导体公司
201011
www.national.com
LMX2531
功能框图
20101101
www.national.com
2
LMX2531
连接图
36引脚LLP ( LQ )包, D版
(LMX2531LQ1146E/1226E/1312E/1415E/1515E/2820E/3010E)
20101104
36引脚LLP ( LQ )包,版本
(所有其他版本)
20101102
3
www.national.com
LMX2531
引脚说明
针#
1
3
2,4,5,7,
12, 13,
29, 35
6
8
9
10
引脚名称
VCCDIG
GND
NC
VregBUF
数据
CLK
LE
I / O
-
-
-
-
I
I
I
描述
电源的数字LDO电路。输入范围可从2.8 - 3.2 V.旁路电容应
放置在尽可能靠近该引脚与地。
无连接。
内部调节电压, VCO缓冲电路。连接至地的电容器。
Microwire串行数据输入。高阻抗CMOS输入。该引脚必须不超过2.75V 。数据
主频在MSB优先。最后一个比特的形式定时控制或寄存器选择位。
MICROWIRE时钟输入。高阻抗CMOS输入。该引脚必须不超过2.75V 。数据同步
到移位寄存器的上升沿。
MICROWIRE锁存使能输入。高阻抗CMOS输入。该引脚必须不超过2.75V 。数据
存储在移位寄存器中加载到选定的锁存寄存器,当LE变为高电平。
芯片使能输入。高阻抗CMOS输入。该引脚必须不超过2.75V 。当CE被带到
高的LMX2531通电时对应于所述内部功率控制比特。虽然部分可以
当断电时进行编程,它仍然是必要重新编程R0寄存器来获得部分
重新锁定。
无连接。不要接地。
电源的VCO调节电路。输入范围可从2.8 - 3.2 V.旁路电容应
被放置在尽可能靠近该引脚与地。
内部调节电压VCO电路。不打算用于驱动外部负载。连接到接地
用电容器和一些串联电阻。
内部参考电压VCO LDO 。不打算用于驱动外部负载。连接至地
一个电容器。
地为所述VCO电路。
地面VCO的输出缓冲电路。
缓冲的射频输出的VCO 。
电源为VCO缓冲电路。输入范围可从2.8 - 3.2 V.旁路电容应
被放置在尽可能靠近该引脚与地。
调谐电压输入的VCO 。对于通过外部无源环路连接到CPOUT引脚
过滤器。
电荷泵输出的PLL 。对于通过外部无源环路滤波器连接到VTUNE 。
一个开漏NMOS输出其用于快速锁定或通用输出。
内部调节电压, PLL电荷泵。不打算用于驱动外部负载。连接
接地用的电容器。
电源为PLL 。输入范围可从2.8 - 3.2 V.旁路电容应尽可能
尽可能接近该引脚与地之间。
内部调节电压RF数字电路。不打算用于驱动外部负载。连接
接地用的电容器。
复用CMOS输出。通常用于监视PLL锁定状态。
振荡器输入。
免费振荡器输入。当一个单端信号源被使用时,则旁路电容应
放置在尽可能靠近此引脚和连接到地。
该引脚用于测试目的,并应接地正常运行。
内部调节电压LDO数字电路。
11
CE
I
14, 15
16
17
18
19
20
21
22
23
24
25
26
27
28
30
31
32
33
34
36
NC
VCCVCO
VregVCO
VrefVCO
GND
GND
FOUT
VccBUF
VTUNE
CPOUT
藐视
VregPLL1
VCCPLL
VregPLL2
FTEST / LD
OSCIN
OSCIN *
TEST
GND
VregDIG
-
-
-
-
-
-
O
-
I
O
O
-
-
-
O
I
I
O
-
-
www.national.com
4
LMX2531
接线图
20101111
PIN码( S)
VCCDIG
VCCVCO
VccBUF
VCCPLL
VregDIG
VrefVCO
应用信息
这些引脚的输入电压稳压器。由于LMX2531包含内部稳压器,电源噪声
拒绝是非常好的,在这个引脚电容并不重要。 RC滤波器可用于降低电源噪声,但如果
电容器太大,被置于太靠近这些引脚,它们有时会导致相位噪声劣化的百
- 300 kHz偏置范围内。推荐值是从打开到1
μF.
该系列电阻器用于过滤电源噪音
并隔离这些引脚的大电容。
是不是真的有任何理由使用任何其他值大于10 nF的推荐值
如果VrefVCO电容改变时,建议保持1/100和的值的1/1000之间的这种电容器
在VregVCO电容。
因为这个引脚是一个调节器的输出,有稳定性问题,如果没有足够的串联电阻。为
陶瓷电容器中,ESR (等效串联电阻)太低,并且建议的串联电阻
VregVCO
1 - 3.3Ω是必要的。如果有ESR过低,则有可能是退化的相位噪声,尤其是在100
- 300 kHz偏置。推荐值为1
μF
10
μF.
在这个引脚上的电容值的选择涉及到100的整数马刺和相位噪声之间的权衡 - 300
VregPLL1 kHz偏置范围内。串联使用的大约220毫欧的串联电阻与电容具有约150的阻抗
mΩ的鉴相器的频率似乎给出一个最佳的折衷。例如,如果相位检测器的频率是
VregPLL2
2.5兆赫,则使这一系列电容470 nF的。如果鉴相器频率为10兆赫,使这个容量约
100 nF的。
CLK
数据
LE
因为这些引脚上的最大电压是小于最小Vcc的电压,电平转换,可能需要在输出
微控制器的电压过高。这可以通过用一个电阻分压器。
5
www.national.com
集成VCO LMX2531高性能频率合成器系统
2005年10月
LMX2531
半导体PLLatinum
高性能频率合成器
集成VCO的系统
概述
该LMX2531是一款低功耗,高性能变频器
合成器系统,它包括一个完全集成的Δ-
西格玛PLL和VCO与完全集成的谐振回路。该
第三和第四磁极也被集成并且还调整
能。还包括的集成超低噪声和高
精密的LDO的PLL和VCO这给高
电源噪声免疫力也比较一致perfor-
曼斯。当以高品质参考结合振荡
荡器,该LMX2531产生非常稳定,低噪音当地
用于向上和向下转换在无线振荡器信号
通信设备。该LMX2531是单片英特
磨碎的电路,制作先进的BiCMOS工艺。
实际上有几个不同的版本,这个产品的,
的量,主要区别是频率范围。
设备编程通过三线便利
MICROWIRE接口,可向下运行至1.8伏。
电源电压范围为2.8至3.2伏特。该LMX2531是
在一个36引脚6x6x0.8毫米无铅无铅铅 - 提供
帧封装( LLP ) 。
特点
可用多频选项
- 请看下图选择指南
- 从频率: - 2790兆赫765兆赫
PLL功能
- 分数N Δ-Σ调制阶
可编程至4阶
- 快速锁定/周跳减少与超时计数器
- 部分集成的,可调节的环路滤波器
- 极低的相位噪声和杂散
VCO特点
- 集成电感器罐
低相位噪声
其他特点
- 2.8 V至3.2 V操作
- 低掉电电流
- 1.8V MICROWIRE支持
- 包装: 36引脚LLP
部分
LMX2531LQ1570E
LMX2531LQ1650E
LMX2531LQ1700E
LMX2531LQ1778E
LMX2531LQ1910E
LMX2531LQ2080E
低频段
765 - 818兆赫
795 - 850兆赫
831 - 885兆赫
863 - 920兆赫
917 - 1014兆赫
952 - 1137兆赫
高频段
1530年至1636年兆赫
1590至1700年兆赫
1662年至1770年兆赫
1726年至1840年兆赫
1834年至2028年兆赫
1904年至2274年兆赫
目标应用
n
3G蜂窝基站( WCDMA ,
TD-SCDMA,CDMA2000)
n
2G蜂窝基站( GSM / GPRS ,EDGE
CDMA1xRTT)
n
无线局域网
n
宽带无线接入
n
卫星通信
n
无线电台
n
汽车
n
有线电视设备
n
仪表和测试设备
n
RFID阅读器
LMX2531LQ2265E 1089年至1200年兆赫2178至2400年兆赫
LMX2531LQ2570E 1168年至1395年兆赫2336至2790年兆赫
半导体PLLatinum
是美国国家半导体公司的商标。
2005美国国家半导体公司
DS201011
www.national.com
LMX2531
功能框图
20101101
接线图
36引脚LLP ( LQ )包
20101102
www.national.com
2
LMX2531
引脚说明
1
3
2,4,5,7,
12,
13,
29, 35
6
8
9
10
引脚名称
VCCDIG
GND
I / O说明
-
-
电源的数字LDO电路。输入范围可从2.8 - 3.2 V.旁路电容应
放置在尽可能靠近该引脚与地。
NC
-
无连接。
VregBUF
数据
CLK
LE
-
I
I
I
内部调节电压, VCO缓冲电路。连接至地的电容器。
Microwire串行数据输入。高阻抗CMOS输入。该引脚必须不超过2.75V 。数据
主频在MSB优先。最后一个比特的形式定时控制或寄存器选择位。
MICROWIRE时钟输入。高阻抗CMOS输入。该引脚必须不超过2.75V 。数据
移入的上升沿移位寄存器。
MICROWIRE锁存使能输入。高阻抗CMOS输入。该引脚必须不超过2.75V 。
存储在移位寄存器中的数据加载到所选择的锁存寄存器,当LE变为高电平。
芯片使能输入。高阻抗CMOS输入。该引脚必须不超过2.75V 。当CE是
带来高LMX2531通电时对应的内部功率控制比特。这是
需要重新编程寄存器R0 ,以获得部分重新锁定。
无连接。不要接地。
电源的VCO调节电路。输入范围可从2.8 - 3.2 V.旁路电容应
被放置在尽可能靠近该引脚与地。
内部调节电压VCO电路。不打算用于驱动外部负载。连接
接地用的电容器和一些串联电阻。
内部参考电压VCO LDO 。不打算用于驱动外部负载。连接到接地
用的电容器。
地为所述VCO电路。
地面的RF输出缓冲电路。
电源为VCO缓冲电路。输入范围可从2.8 - 3.2 V.旁路电容
应放置在尽可能靠近该引脚与地。
调谐电压输入的VCO 。对于通过外部无源环路连接到CPOUT引脚
过滤器。
11
14, 15
16
17
18
19
20
21
22
23
24
25
26
27
28
30
31
32
33
34
36
CE
NC
VCCVCO
VregVCO
VrefVCO
GND
GND
FOUT
VccBUF
VTUNE
CPOUT
藐视
VregPLL1
VCCPLL
VregPLL2
FTEST / LD
OSCIN
OSCIN *
TEST
GND
VregDIG
I
-
-
-
-
-
-
缓冲射频输出的VCO 。
-
I
电荷泵输出的PLL 。对于通过外部无源环路滤波器连接到VTUNE 。
它用于快速锁定或通用输出开漏NMOS输出。
-
-
-
内部调节电压, PLL电荷泵。不打算用于驱动外部负载。连接
接地用的电容器。
电源为PLL 。输入范围可从2.8 - 3.2 V.旁路电容应尽可能
尽可能接近该引脚与地之间。
内部调节电压RF数字电路。不打算用于驱动外部负载。连接
接地用的电容器。
振荡器的输入。该振荡器可以被放置在任一单端或差动的运作模式。
免费振荡器输入。当单端时钟源时,则旁路电容应
被放置在尽可能靠近此引脚和连接到地。
内部调节电压LDO数字电路。
复用CMOS输出。通常用于监视PLL锁定状态。
I
I
O此引脚如果出于测试目的,并应接地正常运行。
-
-
3
www.national.com
LMX2531
接线图
20101111
PIN码( S)
VCCDIG
VCCVCO
VccBUF
VCCPLL
VregDIG
VrefVCO
应用信息
由于LMX2531包含内部稳压器,电源噪声抑制是非常好,
在这个引脚上的电容器是不严格的。如果需要的话,电容器可以被放置在这些引脚来改善噪声
排斥反应。推荐值是从打开到1 μF 。
是不是真的有任何理由使用任何其他值比推荐值。
如果VregVCO电容改变时,建议保持1/100和1/1000之间的这种电容器
该VregVCO电容器的值。
因为这个引脚是一个调节器的输出,有是稳定性的考虑,如果没有足够的系列
性。用于陶瓷电容器的ESR(等效串联电阻)太低,并且它推荐
与1的串联电阻 - 3.3Ω是必要的。如果没有ESR不足,则有可能是退化
的相位噪声,尤其是在100 - 300 kHz的偏移。推荐值为1 μF至10 μF 。
在这个引脚上的电容值的选择涉及到整数马刺和相位噪声之间的权衡
100 - 300 kHz偏置范围内。如果过多的串联电阻是在这个引脚,在远偏移马刺将严重
退化。如果有太多的小,相位噪声可能降低。一个470 nF的电容串联220毫欧
提供了最佳的杂散与相位噪声最小的降解,尽管这些最佳值可以是
具体的设计。
因为这些引脚上的最大电压是小于最小Vcc的电压,电平转换可以是
需要,如果微控制器的输出电压过高。这可以通过用一个电阻
分频器。
作为与CLK ,DATA和LE引脚,电平转换可能需要的话,微控制器的输出电压
太高。一个电阻分压器是或串联二极管两种方式来做到这一点。该二极管具有
有利地,没有电流流过它时,该芯片被断电。
这是一个选项,用锁从该引脚检测信息。
这是高频输出。这需要进行交流耦合,并匹配可能还需要。该
该直流阻断电容器的值可以改变,具体取决于输出频率。
在大多数情况下,它足以短这些在一起。 C1_LF , C2_LF和R2_LF被用于与
内部环路滤波器使一个四阶环路滤波器。然而,用户总是具有添加的选项
额外的极点。
这是快速锁定电阻器,它可以是在许多情况下是有用的,因为凸壁通常具有低更好
电荷泵电流和内部环路滤波器能够快速锁定过程中进行调整。
这是晶体振荡器的输入引脚。它需要被交流耦合的。
如果该设备正在被驱动单端,该引脚需要被分流至地的电容器。
VregVCO
VregPLL1
VregPLL2
CLK
数据
LE
CE
FTEST / LD
FOUT
CPOUT
VTUNE
R2pLF
OSCIN
OSCIN *
www.national.com
4
LMX2531
绝对最大额定值
(注1 )
如果是用于军事/航空专用设备,请向美国国家半导体销售办事处/
经销商咨询具体可用性和规格。
参数
符号
V
CC
( VccDIG , VccVCO ,
VccBUF , VccPLL )
所有其他引脚(除
地面)
储存温度
范围
焊接温度(焊接4秒。 )
T
英镑
T
L
评级
-0.3 3.5
V
-0.3 3.0
-65到150
+ 260
C
C
单位
电源电压
推荐工作条件
参数
电源电压
( VccDig , VccVCO , VccBUF )
串行接口和电源控制
电压
环境温度
(注3)
符号
VCC
V
i
T
A
2.8
0
-40
典型值
3.0
最大
3.2
2.75
+85
单位
V
V
C
注1 :
最大极限值是指超出这可能会损坏设备的限制。推荐工作条件表示为条件
该设备拟功能,但不保证特定的性能极限。关于规范保证和测试环境,请参阅电气
的特点。保证规格仅适用于列出的测试条件。
5
www.national.com
集成VCO LMX2531高性能频率合成器系统
2007年1月
LMX2531
高性能频率合成器系统
集成的VCO
概述
该LMX2531是一款低功耗,高性能变频器
合成器系统,它包括一个完全集成的Δ-
西格玛PLL和VCO与完全集成的谐振回路。第三
和第四杆也被集成,也可调节。还
包含有集成的超低噪声和高精确度
的LDO的PLL和VCO这给高电源噪声
免疫力也比较一致的性能。当的COM
软硬件就可以为一个高质量的基准振荡器,该LMX2531
生成了非常平稳,噪音低本振信号
和向下转换的无线通信设备。
该LMX2531是一个单片集成电路,制作
先进的BiCMOS工艺。有几种不同的
本产品以accomdate不同频版本
昆西带。
设备编程通过三线便利
MICROWIRE接口,可向下运行至1.8伏。
电源电压范围为2.8至3.2伏特。该LMX2531是
在一个36引脚6x6x0.8毫米无铅无铅铅 - 提供
帧封装( LLP ) 。
特点
可用多频选项
参见选型指南以下
- 2790兆赫765兆赫:从频率
PLL功能
小数N分频Δ-Σ调制阶
可编程至4阶
快速锁定/周跳减少与超时计数器
部分集成,可调节环路滤波器
极低的相位噪声和杂散
VCO特点
集成的电感器罐
低相位噪声
其他特点
2.8 V至3.2 V操作
低关断电流
1.8V MICROWIRE支持
包装: 36引脚LLP
部分
低频段
高频段
LMX2531LQ1570E
LMX2531LQ1650E
LMX2531LQ1700E
LMX2531LQ1742
LMX2531LQ1778E
LMX2531LQ1910E
LMX2531LQ2080E
765 - 818兆赫
795 - 850兆赫
831 - 885兆赫
880 - 933兆赫
863 - 920兆赫
917 - 1014兆赫
952 - 1137兆赫
1530年至1636年兆赫
1590至1700年兆赫
1662年至1770年兆赫
1760年至1866年兆赫
1726年至1840年兆赫
1834年至2028年兆赫
1904年至2274年兆赫
目标应用
3G蜂窝基站( WCDMA , TD-
SCDMA,CDMA2000)
2G蜂窝基站( GSM / GPRS ,EDGE
CDMA1xRTT)
无线局域网
宽带无线接入
卫星通信
无线电台
汽车
有线电视设备
仪表和测试设备
RFID阅读器
LMX2531LQ2265E 1089年至1200年兆赫2178至2400年兆赫
LMX2531LQ2570E 1168年至1395年兆赫2336至2790年兆赫
2007美国国家半导体公司
201011
www.national.com
LMX2531
功能框图
20101101
接线图
36引脚LLP ( LQ )包
20101102
www.national.com
2
LMX2531
引脚说明
针#
1
3
2,4,5,7,
12, 13,
29, 35
6
8
9
10
引脚名称
VCCDIG
GND
NC
VregBUF
数据
CLK
LE
I / O
-
-
-
-
I
I
I
描述
电源的数字LDO电路。输入范围可从2.8 - 3.2 V.旁路电容应
放置在尽可能靠近该引脚与地。
无连接。
内部调节电压, VCO缓冲电路。连接至地的电容器。
Microwire串行数据输入。高阻抗CMOS输入。该引脚必须不超过2.75V 。数据
主频在MSB优先。最后一个比特的形式定时控制或寄存器选择位。
MICROWIRE时钟输入。高阻抗CMOS输入。该引脚必须不超过2.75V 。数据同步
到移位寄存器的上升沿。
MICROWIRE锁存使能输入。高阻抗CMOS输入。该引脚必须不超过2.75V 。数据
存储在移位寄存器中加载到选定的锁存寄存器,当LE变为高电平。
芯片使能输入。高阻抗CMOS输入。该引脚必须不超过2.75V 。当CE被带到
高的LMX2531通电时对应于所述内部功率控制比特。有必要
重新编程寄存器R0 ,以获得部分重新锁定。
无连接。不要接地。
电源的VCO调节电路。输入范围可从2.8 - 3.2 V.旁路电容应
被放置在尽可能靠近该引脚与地。
内部调节电压VCO电路。不打算用于驱动外部负载。连接到接地
用电容器和一些串联电阻。
内部参考电压VCO LDO 。不打算用于驱动外部负载。连接至地
一个电容器。
地为所述VCO电路。
地面VCO的输出缓冲电路。
缓冲的射频输出的VCO 。
电源为VCO缓冲电路。输入范围可从2.8 - 3.2 V.旁路电容应
被放置在尽可能靠近该引脚与地。
调谐电压输入的VCO 。对于通过外部无源环路连接到CPOUT引脚
过滤器。
电荷泵输出的PLL 。对于通过外部无源环路滤波器连接到VTUNE 。
一个开漏NMOS输出其用于快速锁定或通用输出。
内部调节电压, PLL电荷泵。不打算用于驱动外部负载。连接
接地用的电容器。
电源为PLL 。输入范围可从2.8 - 3.2 V.旁路电容应尽可能
尽可能接近该引脚与地之间。
内部调节电压RF数字电路。不打算用于驱动外部负载。连接
接地用的电容器。
复用CMOS输出。通常用于监视PLL锁定状态。
振荡器输入。
免费振荡器输入。当一个单端信号源被使用时,则旁路电容应
放置在尽可能靠近此引脚和连接到地。
该引脚如果出于测试目的,并应接地正常运行。
内部调节电压LDO数字电路。
11
14, 15
16
17
18
19
20
21
22
23
24
25
26
27
28
30
31
32
33
34
36
CE
NC
VCCVCO
VregVCO
VrefVCO
GND
GND
FOUT
VccBUF
VTUNE
CPOUT
藐视
VregPLL1
VCCPLL
VregPLL2
FTEST / LD
OSCIN
OSCIN *
TEST
GND
VregDIG
I
-
-
-
-
-
-
O
-
I
O
O
-
-
-
O
I
I
O
-
-
3
www.national.com
LMX2531
接线图
20101111
PIN码( S)
应用信息
VCCDIG
由于LMX2531包含内部稳压器,电源噪声抑制能力非常好,在电容器
VCCVCO
此销并不关键。如果需要的话,电容器可以被放置在这些引脚来改善噪声抑制。推荐
VccBUF
值是从开到1
μF.
VCCPLL
VregDIG是不是真的有任何理由使用任何其他值比推荐值。
VrefVCO
如果VregVCO电容改变时,建议保持1/100和值的1/1000之间的这种电容器
在VregVCO电容。
因为这个引脚是一个调节器的输出,有是稳定性的考虑,如果没有足够的串联电阻。
用于陶瓷电容器的ESR(等效串联电阻)太低,并且它建议的一系列
VregVCO
1电阻 - 3.3Ω是必要的。如果没有足够的ESR ,那么有可能是退化的相位噪声,
特别是在100 - 300 kHz的偏移。推荐值为1
μF
10
μF.
在这个引脚上的电容值的选择涉及到一个整数,马刺和相位噪声之间的100的权衡 -
VregPLL1 300 kHz偏置范围内。如果过多的串联电阻是在这个引脚,马刺在远偏移将严重下降。如果
VregPLL2太少,相位噪声可能降低。一个470 nF的电容串联220 mΩ的提供了最佳的马刺
在相位噪声最小的降解,尽管这些最佳值可以设计特定的。
CLK
数据
LE
CE
因为这些引脚上的最大电压是小于最小Vcc的电压,电平转换,可能需要,如果
微控制器的输出电压过高。这可以通过用一个电阻分压器。
作为与CLK ,DATA和LE引脚,可能需要电平移位如果微控制器的输出电压过
高。一个电阻分压器是或串联二极管两种方式来做到这一点。该二极管具有的优点是不
电流流过它时,该芯片被断电。
这是高频输出。这需要进行交流耦合,并匹配可能还需要。的价值
隔直流电容器可以改变,这取决于输出频率。
在大多数情况下,它足以短这些在一起。 C1_LF , C2_LF和R2_LF被用于与所述
内部环路滤波器使一个四阶环路滤波器。然而,用户总是有增加附加的选项
两极。
这是快速锁定电阻器,它可以是在许多情况下是有用的,因为凸壁通常具有低的电荷泵更好
电流,并且所述内部环路滤波器可以快速锁定过程中进行调整。
这是晶体振荡器的输入引脚。它需要被交流耦合的。
如果该设备正在被驱动单端,该引脚需要被分流至地的电容器。
FTEST / LD它是一个选项,用锁从该引脚检测信息。
FOUT
CPOUT
VTUNE
R2pLF
OSCIN
OSCIN *
www.national.com
4
LMX2531
绝对最大额定值
(注1 )
如果是用于军事/航空专用设备,请向美国国家半导体销售办事处/经销商
具体可用性和规格。
参数
符号
V
CC
( VccDIG , VccVCO ,
VccBUF , VccPLL )
所有其他引脚(除
地面)
T
英镑
T
L
评级
-0.3 3.5
V
-0.3 3.0
-65到150
+ 260
°C
°C
单位
电源电压
储存温度
范围
焊接温度(焊接4秒。 )
推荐工作条件
参数
电源电压
( VccDig , VccVCO , VccBUF )
串行接口和电源控制
电压
环境温度
(注3)
符号
VCC
V
i
T
A
2.8
0
-40
典型值
3.0
最大
3.2
2.75
+85
单位
V
V
°C
注1 :
最大极限值是指超出这可能会损坏设备的限制。推荐工作条件表示为条件
该设备拟功能,但不保证特定的性能极限。关于规范保证和测试环境,请参阅电气
的特点。保证规格仅适用于列出的测试条件。
5
www.national.com
ADC083000,ADC12DL080,ADC14155,
ADC14DS105,LMH6515,LMH6552,LMH6555,
LMK02000,LMK03001,LMX2531
选择放大器器,ADC和时钟,用于高性能的信号路径
文献编号: SNOA866
信道
设计师
提示,技巧,以及从模拟信号路径的专家技术
111号
专题文章............... 1-9
GHz的放大器器.................. 10
GSPS A / D转换器...... 11
选择放大器器,ADC和时钟
针对高性能信号路径
- 由迈克壶,首席应用工程师
odern通信和测量系统的设计是
在复杂性不断增加的最新的高性能proces-
理器和DSP实现新的信号处理技术。由于系统
对于速度和分辨率增加的要求,更能模拟 - 数字
转换器(ADC )的出现,并且这些反过来需要较高性能的
模拟前端(AFE ) 。在许多系统中,模拟前端可以被认为是一个
关键限制因素,在整个系统的性能。应用,如
医用超声波,雷达,无线电频率Identi网络阳离子( RFID ) ,以及
视频成像同样需要高性能的AFE 。 AFE设计
如今都面临着选择最佳的扩增fi er驱动的挑战
的ADC ,包括如何最大化信号通路的动态范围和
如何选择最佳的滤波器对于给定的应用程序。本文将针对
高速数据采集系统的设计中,其中包括一些
在由AFE创建整个系统的性能的限制因素,并
时钟驱动ADC 。
一个通用的AFE的信号路径,包括源( VS ) ,低噪声放大器器
(LNA), ADC驱动器,信道滤波器,取样时钟和ADC级是
所示
图1 。
R
S
V
S
LNA
ADC
司机
通道
滤波器
M
ADC
CLK
CLK
时钟
司机
图1.模拟前端信号通道
任何数据采集系统性能的关键措施是E FF ective
位数( ENOB )号决议,它提供了数量。该ENOB最大化
通过最小化由AFE的到各个阶段添加的噪声和失真
处理的信号。由一个特定的阶段添加的噪声的度量是噪声
因子F ,它是总输入参考级的输入的划分的噪声
由于前级的噪声。经常引用的噪声系数, NF ,是10日志F.
信道
设计师
选择放大器器,ADC和时钟,用于高性能的信号路径
无视滤波器,整体的级联噪声
如图是由Frii的公式给定的路径:
F
级联
= F
LNA
+
F
司机
- 1
G
LNA
+
F
ADC
- 1
G
LNA
×G下
司机
其中f
LNA
= LNA噪声系数
F
司机
=噪声驱动级的因素
F
ADC
= ADC的噪声系数
G
LNA
低噪声放大器的增益=
G
司机
驱动器级的增益=
各阶段之间的信号路径可以是单
端或二FF erential ,根据初始
信号源。用于与一个单端源
输出时,一个“单到二FF阶段”可用于创建
二FF erential驱动信号。迪FF erential信号通路
有更高的性能,但缺点包括
增加部件的数量,板
面积,成本,以及滤波器的复杂性。
数据采集系统的类型
采样数据系统可以被分成两个主要
类型。最简单的是将基带系统还
被称为“第一奈奎斯特区”制度。第二个
是更复杂的欠采样的系统中,往往
简称为带通,窄带,子采样,或
中频(IF ) -sampled系统。
基带系统的信号路径通常是直流
耦合而中频的带通的信号路径趋向于
AC耦合。在传统的第一奈奎斯特区
系统中, ADC的采样输入的采样率
f
S
,这是至少两倍的最高信号频率,
f
H
,存在于ADC输入(图
2a).
ADC驱动器的噪声由增益分
所述低噪声放大器,因此,它是最好的选择
最低的噪声LNA提供,并采取尽可能多的增益
尽可能在这个科幻RST阶段。由于该噪声
驱动器由低噪声放大器的增益划分,它变得不太
临界的整体噪声性能。事实上,在
进一步沿信号路径中,那么重要的
每级的噪声性能变。
在LNA之后积木是ADC驱动
阶段。在一个系统中,响应下降到信号处
为了避免输入频率以上的F走样
S
/2
0赫兹,直流耦合放大器器是唯一的选择,
回落到第一Nyquist区,如图
而交流耦合的系统中,变压器可以
图2b
ADC的输入通常带限
也可以使用。但是,变压器的限制
到第一奈奎斯特区通过一个低通信道滤波器。
操作和它们的频率范围可以具有差
迪FF erential输出平衡,这是非常重要的,当
驾驶迪FF erential输入的ADC 。
当提供增益,变压器
第一Nyquist区
第二Nyquist区
第三奈奎斯特频率区
第四奈奎斯特区域
5 Nyquist区
也乘源阻抗
由变压器驱动ADC
动态
匝数比的平方。这将减少
ADCRange
输入
输入
输入
输入
输入
图片
图片
图片
图片
信号
与形成的极点频率
有用信号
f
H
频率
ADC的输入电容,从而
2f
s
f
s
/2
f
s
3f
s
/2
BAND
降低了系统的带宽。连
图2a。第一奈奎斯特基带采样的地方( fs>2fH )
虽然放大器器可以添加更多
噪声比的变压器,它们具有
更好的增益平坦度,并能提供
第一Nyquist区
第二Nyquist区
第三奈奎斯特频率区
第四奈奎斯特区域
5 Nyquist区
的范围内所需的增益设置的
输入信号“别名”
通过支线图片
不需要的输人
带动
外部电阻。一个变压器的增益
支线支线
信号支线
图片
图片图片
ADC动态
输入
输入
输入
输入
输入
前者是通过实现的匝数不限
范围
图片
图片
信号
图片
图片
比。放大器器具有较低的输出
有用信号
频率
f
BAND
2f
s
f
s
/2
H
f
s
3f
s
/2
阻抗是不显着
一个FF通过增益的选择ected 。
图2b 。第一奈奎斯特采样,没有ADC的输入滤波器输入显示
推动>fs / 2混叠回第一Nyquist区干扰input< fs / 2的
大小
2
大小
信道
设计师
使用完整的ADC的动态范围,
确保任何不期望的,出带外
信号分量被过滤的网络连接到少
比ADC最不显着的位
( LSB)的水平。这要求高阶
滤池获得苏FFI ciently急剧的滚
FF ,如果想要的和不想要的输入 -
信号分量接近太近
到f
S
/ 2(图
2c).
大小
第一Nyquist区
第二Nyquist区
第三奈奎斯特频率区
第四奈奎斯特区域
5 Nyquist区
ADC动态
范围
低通滤波器在
ADC输入
不需要的输人
信号支线
输入
信号
有用信号
BAND
输入
图片
输入
图片
输入
图片
输入
图片
f
s
/2
f
H
f
s
3f
s
/2
2f
s
频率
图2c 。用低通滤波器第一奈奎斯特基带采样
大小
一种解决方案是提高ADC
第一Nyquist区
第二Nyquist区
采样率和过采样输入
低通滤波器在
ADC输入
信号。这种传播的奈奎斯特频率区
不需要的输人
输入信号支线
信号支线
ADC动态
输入
输入
输入
通过滤波器衰减
进一步在频率和放松
范围
图片
图片
信号
该通道 - 滤波器设计(图
2d).
有用信号
频率
f
H
f
s
/2
BAND
2f
s
高速基带采样是
在许多测试和测量发现
图2d 。第一奈奎斯特基带>2x过采样与“宽松”
需要数据转换应用
低通滤波器的要求
从DC到GHz 。
一个欠采样系统使用一个
ADC采用了全功率带宽
大于f要高得多
S
/ 2 。例如,它
不寻常的ND科幻1GHz的输入
带宽在100MHz的采样
ADC。这允许一个窄带IN-
表决集中在一个频率>f
S
/ 2为
欠采样的速率低得多的
比常规的奈奎斯特F
S
率,
和别名或“折叠”回落到
第一Nyquist区。这示于
图3a
其中,信号A的期望
信号被转换。
大小
1st
奈奎斯特
2nd
奈奎斯特
3rd
4th
奈奎斯特奈奎斯特
5th
奈奎斯特
6th
奈奎斯特
7th
奈奎斯特
8th
奈奎斯特
9th
奈奎斯特
10th
奈奎斯特
11th
奈奎斯特
12th
奈奎斯特
别号
A的
图片
A的
图片
A的
图片
A的
图片
A的
图片
A的
通缉
输入
图像信号的图像
A的
A的
A
图片图片
A的
A的
图片
A的
图片
A的
f
s
2f
s
3f
s
4f
s
5f
s
频率
图3a。诚征信号A >fs欠采样从第8 Nyquist区
回到第一Nyquist区
1st
奈奎斯特
2nd
奈奎斯特
3rd
4th
奈奎斯特奈奎斯特
5th
奈奎斯特
6th
奈奎斯特
7th
奈奎斯特
8th
奈奎斯特
9th
奈奎斯特
10th
奈奎斯特
11th
奈奎斯特
12th
奈奎斯特
大小
B的
B的
B的
B的
B的
在更高的输入频率,将
ADC的输入级变slew-
率有限。为了达到最佳的失真
频率
f
s
2f
s
3f
s
4f
s
5f
s
来自ADC的性能,它是
建议保持中心
图3b 。如果不带通滤波器不需要的信号B允许它混叠
到第一奈奎斯特区和干扰有用信号A的恢复
的欠采样频率
信号到不超过10 %至30%
ADC的满功率带宽的视
其他混叠的成分。带通滤波器是用来
ADC的性能。
从删除所有干扰频率和噪声
ADC输入否则可能混叠到
在一个欠采样系统中,信道滤波器是
基带与有用信号。
图3b
节目
要保证所需的信号是最佳
第二个不想要的信号B折叠的电子FF学分
回收在基带,并从所有的分离
从7 Nyquist区干扰回来
B的别名
Inteferes
用别名
A的
图片图片
B的
B的
图片图片
B的
B的
通缉
输入
信号
不需要的
A
信号B
图片图片图片
图片图片
signalpath.national.com/designer
3
信道
设计师
选择放大器器,ADC和时钟,用于高性能的信号路径
采样时钟注意事项
在ADC时钟的时钟抖动
另一个关键因子FF阿拉斯的
别号
采样系统的信号 - 噪声
A的
比(SNR) 。在高输入信号
频率下, ADC的SNR
频率
从熟悉的quantiza-出发
f
s
2f
s
3f
s
4f
s
5f
s
化噪声受限的6.02N的水平
图3c 。不想要的信号B的混叠B阻止了大约一个带通滤波器
+ 1.76分贝(其中n =比特数)
到的抖动噪声限制的电平
信号A和防止恢复基带。
图3c
-20 X日志( 2π X F
信号
X TJ
RMS
).
显示了所需的带通滤波器。
变量f
信号
是最高的输入信号 -
频率分量转换由ADC 。
经常在一个欠采样系统中,信号
变量TJ
RMS
是在上述总均方根时钟抖动
感兴趣的带宽是过采样的,如一个
秒,由所有的根之方给出
100 MSPS采样5MHz的带宽信号,
从迪FF erent均方根时间抖动成分
和后连接过滤的数字化,提高了动态
时钟路径中的阶段,包括:时钟源,
范围的系统。获得噪声处理增益
时钟蒲式耳FF器中,并且在内部时钟电路
的事实, ADC的输入参考噪声
该ADC。
扩展到整个第一奈奎斯特区从零到
f
S
/ 2 。通过限制输入带宽小于
例如,得到74分贝的信噪比性能
f
S
/ 2 ,噪声在ADC的输入减少,
300 MHz的要求在时钟的总均方根抖动
给提高动态范围和分辨率。该
路径包括ADC为小于105毫
追加的处理增益由下式给出:
秒( FS ) RMS。美国国家半导体的最新的高样品 -
率转换器是特定网络版与2 V
P-P
迪FF erential
处理增益= 10日志[ ( FS / 2 ) / BW ]分贝
时钟的抖动降到最低并最大限度地提高信噪比。这是
其中BW是后置过滤的音响信号的带宽。为
重要驱动这些输入与低抖动时钟。
f
S
= 100 MSPS和BW = 5兆赫,这相当于
例如,一个70飞秒,外部时钟路径抖动的COM
到10dB的处理增益。为了最大限度地提高流程 -
软硬件就可以为一个70的FS ,内部ADC时钟抖动传递
其增益,过采样的信号的带宽
100 fs的抖动总额(合并在RSS的方式) 。国
最高的可能的采样率,和后处理,该
针对FF器家族的低抖动时钟组件
最窄-可能信号带宽。
在本申请中。
1st
奈奎斯特
2nd
奈奎斯特
3rd
4th
奈奎斯特奈奎斯特
5th
奈奎斯特
6th
奈奎斯特
7th
奈奎斯特
8th
奈奎斯特
9th
奈奎斯特
10th
奈奎斯特
11th
奈奎斯特
12th
奈奎斯特
大小
通缉
输入
信号
不需要的
A
信号B
滤波器
欠采样被用在许多现代无线
和雷达系统,其中一个单一的,模拟混频器
级的RF信号下变频为IF信号
其中,带通滤波网络后,被化名为数字
基带,其中所述网络连接最终信号被提取
进一步的数字处理。这降低了数
的模拟混频器和滤波器的阶段。欠采样
输入信号相当于基带模数转换器
加上IF下变频混频器。的缺点
欠采样是在较高频率perfor-
从放大器器和ADC所需的曼斯,更
在ADC时钟严格的抖动要求,
和DSP处理的要求。
ADC输入级
当选择放大器器来驱动高速
的ADC ,了解负载,重要的是
该放大器器进行驱动。内部前
一个unbu FF ERED ADC的结束通常由一个
通过样品的分析采样输入网络控制
和保持该命令的输入时钟信号
网络要么采样施加的输入信号或
保持为转换输入状态(图
4).
该输入网络呈现出不断变化的电容
加载的驱动级,因为它反复转换
采样和保持之间,引起短暂charg-
荷兰国际集团的尖峰ADC输入,这是更加严重
4
LMX2531
www.ti.com
SNAS252R - 2005年10月 - 修订2013年2月
集成VCO LMX2531高性能频率合成器系统
检查样品:
LMX2531
1
特点
可用多频选项
- 参见选型指南表
- 从频率: - 3132兆赫553兆赫
PLL功能
- 分数N Δ-Σ调制阶
可编程至4阶
- 快速锁定/周跳减少与
超时计数器
- 部分集成的,可调节的环路滤波器
- 极低的相位噪声和杂散
VCO特点
- 集成电感器罐
低相位噪声
其他特点
- 2.8 V至3.2 V操作
- 低掉电电流
- 1.8 V MICROWIRE支持
- 包装: 36 WQFN
描述
该LMX2531是一款低功耗,高性能
频率合成器系统,其包括一个全
集成的Δ-Σ PLL和VCO具有完全
集成的谐振电路。在第三和第四磁极
还集成也可调节。此外,还包括
集成的超低噪声,高精度的LDO为
PLL和VCO这给高电源噪声
免疫力也比较一致的性能。
当以高品质基准组合
振荡器的LMX2531产生非常稳定,低
用于向上和向下的噪声本机振荡器信号
转换中的无线通信设备。该
LMX2531是一个单片集成电路,制造
在先进的BiCMOS工艺。有几个
本产品以不同的版本
容纳不同的频带。
设备编程通过三线便利
那最低可以1.8 MICROWIRE接口
伏。
电源电压范围为2.8至3.2伏特。该
LMX2531是采用36引脚6x6x0.8毫米WQFN
封装。
表1.选择指南
部分
LMX2531LQ1146E
LMX2531LQ1226E
LMX2531LQ1312E
LMX2531LQ1415E
LMX2531LQ1500E
LMX2531LQ1515E
LMX2531LQ1570E
LMX2531LQ1650E
LMX2531LQ1700E
LMX2531LQ1742
LMX2531LQ1778E
LMX2531LQ1910E
LMX2531LQ2080E
LMX2531LQ2265E
LMX2531LQ2570E
LMX2531LQ2820E
LMX2531LQ3010E
低频段
553 - 592兆赫
592 - 634兆赫
634 - 680兆赫
680 - 735兆赫
749.5 - 755兆赫
725 - 790兆赫
765 - 818兆赫
795 - 850兆赫
831 - 885兆赫
880 - 933兆赫
863 - 920兆赫
917 - 1014兆赫
952 - 1137兆赫
1089至1200年兆赫
1168年至1395年兆赫
1355年至1462年兆赫
1455年至1566年兆赫
高频段
1106年至1184年兆赫
1184年至1268年兆赫
1368至60年兆赫
一三六零年至1470年兆赫
1499至1510年兆赫
1550至80年兆赫
1530年至1636年兆赫
1590至1700年兆赫
1662年至1770年兆赫
1760年至1866年兆赫
1726年至1840年兆赫
1834年至2028年兆赫
1904年至2274年兆赫
2178年至2400年兆赫
2336至2790年兆赫
2710至2925年兆赫
2910 - 3132兆赫
2
目标应用
3G蜂窝基站( WCDMA , TD-
SCDMA,CDMA2000)
2G蜂窝基站( GSM / GPRS ,EDGE
CDMA1xRTT)
无线局域网
宽带无线接入
卫星通信
无线电台
汽车
有线电视设备
仪表和测试设备
RFID阅读器
数据转换器时钟
1
2
请注意,一个重要的通知有关可用性,标准保修,并且在关键的应用程序中使用
德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。
所有商标均为其各自所有者的财产。
版权所有 2005-2013年,德州仪器
PRODUCTION数据信息为出版日期。
产品符合占德州条款规范
仪器标准保修。生产加工过程中不
不一定包括所有参数进行测试。
LMX2531
SNAS252R - 2005年10月 - 修订2013年2月
www.ti.com
功能框图
VTUNE
收费
VregVCO
VrefVCO
VCO
VREG
预分频器
N
分频器
CPOUT
I
FOUT
MUX
OSCIN
OSCIN *
R
分频器
1/2
COMP
LOCK
藐视
FTEST / LD
DIG
VREG
PLL
VREG1
PLL
VREG2
数据
CLK
LE
CE
串行接口
控制
连接图
图1. 36引脚WQFN封装, D版
(LMX2531LQ1146E/1226E/1312E/1415E/1515E/2820E/3010E)
OSCIN *
OSCIN
FTEST / LD
VregPLL2
28
27
26
25
24
GND
NC
VregBUF
NC
数据
CLK
5
6
7
8
9
10
LE
11
CE
12
NC
13
NC
14
NC
NC
15
NC
16
V
CC
VCO
17
VregVCO
18
VrefVCO
23
22
21
20
19
VTUNE
V
CC
BUF
FOUT
GND
GND
V
CC
PLL
VregPLL1
藐视
CPOUT
VregDIG
GND
TEST
NC
36
V
CC
DIG
NC
GND
NC
1
2
3
4
35
34
33
32
31
30
29
2
提交文档反馈
产品文件夹链接:
LMX2531
NC
版权所有 2005-2013年,德州仪器
LMX2531
www.ti.com
SNAS252R - 2005年10月 - 修订2013年2月
图2. 36引脚WQFN封装,A版本
(所有其他版本)
VregPLL2
28
27
26
25
24
23
22
21
20
NC
10
LE
11
CE
12
NC
13
NC
14
NC
15
NC
16
V
CC
VCO
17
VregVCO
18
VrefVCO
19
V
CC
PLL
VregPLL1
藐视
CPOUT
VTUNE
V
CC
BUF
FOUT
GND
GND
VregDIG
OSCIN *
OSCIN
GND
TEST
FTEST / LD
30
NC
36
V
CC
DIG
NC
GND
NC
NC
VregBUF
NC
数据
CLK
1
2
3
4
5
6
7
8
9
35
34
33
32
GND
31
29
GND
引脚说明
针#
1
3
2,4,5,7,
12, 13,
29, 35
6
8
9
10
引脚名称
VCCDIG
GND
NC
VregBUF
数据
CLK
LE
I / O
-
-
-
-
I
I
I
描述
电源的数字LDO电路。输入范围可从2.8 - 3.2 V.旁路电容应
放置在尽可能靠近该引脚与地。
无连接。
内部调节电压, VCO缓冲电路。连接至地的电容器。
Microwire串行数据输入。高阻抗CMOS输入。该引脚必须不超过2.75V 。数据
主频在MSB优先。最后一个比特的形式定时控制或寄存器选择位。
MICROWIRE时钟输入。高阻抗CMOS输入。该引脚必须不超过2.75V 。数据同步
到移位寄存器的上升沿。
MICROWIRE锁存使能输入。高阻抗CMOS输入。该引脚必须不超过2.75V 。数据
存储在移位寄存器中加载到选定的锁存寄存器,当LE变为高电平。
芯片使能输入。高阻抗CMOS输入。该引脚必须不超过2.75V 。当CE被带到
高的LMX2531通电时对应于所述内部功率控制比特。虽然该部分可以是
当关断编程的,它仍然是必要重新编程R0寄存器来获得部分重新
锁定。
无连接。不要接地。
电源的VCO调节电路。输入范围可从2.8 - 3.2 V.旁路电容应
放置在尽可能靠近该引脚与地。
内部调节电压VCO电路。不打算用于驱动外部负载。连接到接地
用电容器和一些串联电阻。
内部参考电压VCO LDO 。不打算用于驱动外部负载。连接到接地用
电容。
地为所述VCO电路。
地面VCO的输出缓冲电路。
缓冲的射频输出的VCO 。
电源为VCO缓冲电路。输入范围可从2.8 - 3.2 V.旁路电容应
放置在尽可能靠近该引脚与地。
提交文档反馈
产品文件夹链接:
LMX2531
3
11
14, 15
16
17
18
19
20
21
22
CE
NC
VCCVCO
VregVCO
VrefVCO
GND
GND
FOUT
VccBUF
I
-
-
-
-
-
-
O
-
版权所有 2005-2013年,德州仪器
NC
LMX2531
SNAS252R - 2005年10月 - 修订2013年2月
www.ti.com
引脚说明(续)
针#
23
24
25
26
27
28
30
31
32
33
34
36
引脚名称
VTUNE
CPOUT
藐视
VregPLL1
VCCPLL
VregPLL2
FTEST / LD
OSCIN
OSCIN *
TEST
GND
VregDIG
I / O
I
O
O
-
-
-
O
I
I
O
-
-
描述
调谐电压输入的VCO 。对于通过外部无源环路滤波器连接到CPOUT引脚。
电荷泵输出的PLL 。对于通过外部无源环路滤波器连接到VTUNE 。
一个开漏NMOS输出其用于快速锁定或通用输出。
内部调节电压, PLL电荷泵。不打算用于驱动外部负载。连接
接地用的电容器。
电源为PLL 。输入范围可从2.8 - 3.2 V.旁路电容应尽量靠近
尽可能到这个引脚和地。
内部调节电压RF数字电路。不打算用于驱动外部负载。连接
接地用的电容器。
复用CMOS输出。通常用于监视PLL锁定状态。
振荡器输入。
免费振荡器输入。当一个单端信号源被使用时,则旁路电容应
放置在尽可能靠近此引脚和连接到地。
该引脚用于测试目的,并应接地正常运行。
内部调节电压LDO数字电路。
接线图
TCXO
C2_LF
C1_LF
R2_LF
R2pLF
100 nF的
100 nF的
VCCDIG
1
PF
10:
VCCVCO
动力
供应
1
PF
10:
VccBUF
1
PF
OSCIN *
VTUNE
OSCIN
CPOUT
藐视
10:
10 nF的
VregDIG
3.3:
VregVCO
10 nF的
4.7
PF
LMX2531
VrefVCO
10 nF的
VregBUF
0.22:
VregPLL2
470 nF的
FTEST / LD
10:
CLK
数据
LE
VCCPLL
10
PF
1
PF
CE
0.22:
FOUT
TEST
VregPLL1
100 pF的
470 nF的
微控制器
电路
4
提交文档反馈
产品文件夹链接:
LMX2531
版权所有 2005-2013年,德州仪器
LMX2531
www.ti.com
SNAS252R - 2005年10月 - 修订2013年2月
PIN码( S)
VCCDIG
VCCVCO
VccBUF
VCCPLL
VregDIG
VrefVCO
应用信息
这些引脚的输入电压稳压器。由于LMX2531包含内部稳压器,电源噪声
拒绝是非常好的,在这个引脚电容并不重要。 RC滤波器可用于降低电源噪声,但如果
电容器太大,被置于太靠近这些引脚,它们有时会导致相位噪声劣化100 -
300 kHz偏置范围内。推荐值是从打开到1
μF.
该系列电阻器用于过滤电源噪音,
隔离这些引脚的大电容。
是不是真的有任何理由使用任何其他值大于10 nF的推荐值
如果VrefVCO电容改变时,建议保持1/100和的值的1/1000之间的这种电容器
VregVCO电容。
因为这个引脚是一个调节器的输出,有稳定性问题,如果没有足够的串联电阻。对于陶瓷
电容, ESR(等效串联电阻)太低,并且建议的1的串联电阻 - 3.3Ω是
有必要的。如果有ESR过低,则有可能是退化的相位噪声,尤其是在100 - 300千赫
抵消。推荐值为1
μF
10
μF.
VregVCO
在这个引脚上的电容值的选择涉及到100的整数马刺和相位噪声之间的权衡 - 300千赫
VregPLL1偏移范围。串联使用的大约220毫欧的串联电阻与电容具有约150毫欧的阻抗
VregPLL2相位检测频率似乎给出一个最佳的折衷。例如,然后,如果鉴相器频率为2.5兆赫,
令该系列电容470 nF的。如果鉴相器频率为10兆赫,使这个容量约100 nF的。
CLK
数据
LE
CE
FTEST / LD
FOUT
CPOUT
VTUNE
R2pLF
OSCIN
OSCIN *
因为这些引脚上的最大电压是小于最小Vcc的电压,电平转换,可能需要在输出
微控制器的电压过高。这可以通过用一个电阻分压器。
作为与CLK ,DATA和LE引脚,可能需要电平移位如果微控制器的输出电压过高。一
电阻分压器或串联二极管两种方法来实现这一点。该二极管具有没有电流流过的优点
它在芯片断电。
这是一个选项,用锁从该引脚检测信息。
这是高频输出。这需要进行交流耦合,并匹配可能还需要。直流电的数值
阻塞电容器可以改变,这取决于输出频率。
在大多数情况下,它足以短这些一起,虽然一直在增加附加极点的选项。 C1_LF ,
C2_LF和R2_LF被用于与所述内部环路滤波器使一个四阶环路滤波器。
这是快速锁定电阻器,它可以是在许多情况下是有用的,因为凸壁通常具有低的电荷泵更好
电流,并且所述内部环路滤波器可以快速锁定过程中进行调整。
这是参考振荡器输入引脚。它需要被交流耦合的。
如果该设备正在被驱动单端,该引脚需要被分流至地的电容器。
除了这些建议,一定要同时参考评估板指示,
www.national.com
其中包括原理图,布局和物料清单。除了这一点,这些指令也包含了测量
数据,诸如相位噪声和杂散。
这些器件具有有限的内置ESD保护。引线应短接在一起或设备放置在导电泡棉
储存或搬运过程中,以防止对静电损坏MOS大门。
绝对最大额定值
参数
(1) (2)
符号
V
CC
( VccDIG , VccVCO ,
VccBUF , VccPLL )
所有其他引脚(除
地面)
评级
-0.3 3.5
单位
电源电压
V
-0.3 3.0
-65到150
+ 260
+ 125
°C
°C
°C
储存温度
范围
焊接温度(焊接4秒。 )
结温
(1)
T
英镑
T
L
T
J
(2)
最大极限值是指超出这可能会损坏设备的限制。推荐工作条件说明
对于该设备旨在条件是功能,但不保证特定的性能极限。为了保证
规范和测试环境,请参阅电气特性。保证规格仅适用于测试条件
列出。
如果是用于军事/航空专用设备,请向德州仪器销售办事处/经销商咨询具体可用性和
特定连接的阳离子。
版权所有 2005-2013年,德州仪器
提交文档反馈
产品文件夹链接:
LMX2531
5
查看更多LMX2531PDF信息
推荐型号
供货商
型号
厂家
批号
数量
封装
单价/备注
操作
    QQ: 点击这里给我发消息 QQ:2880707522 复制 点击这里给我发消息 QQ:2369405325 复制

    电话:0755-82780082
    联系人:杨小姐
    地址:深圳市福田区振兴路156号上步工业区405栋3层

    LMX2531
    -
    -
    -
    -
    终端采购配单精选

QQ: 点击这里给我发消息 QQ:1229871090 复制
电话:400-15695632345
联系人:薛女士
地址:宣州区麒麟大道11号-102
LMX2531
德州仪器
24+
1002
MODULE
全新原装现货原盒原标实拍欢迎询价
QQ: 点击这里给我发消息 QQ:5645336 复制
电话:13910052844(微信同步)
联系人:刘先生
地址:海淀区增光路27号院增光佳苑2号楼1单元1102室
LMX2531
√ 欧美㊣品
▲10/11+
8774
贴◆插
【dz37.com】实时报价有图&PDF
查询更多LMX2531供应信息

深圳市碧威特网络技术有限公司
 复制成功!