LMK02002精密时钟调节器，集成PLL
初步
2007年8月
LMK02002
精密时钟调节器，集成PLL
概述
该LMK02002精密时钟调节器组合
抖动清洁/修复，增殖的功能，
分布的基准时钟。该器件集成了高
性能整数N锁相环（ PLL）和四
LVPECL时钟输出分配块。
每个时钟分配模块包括一个可编程的二
vider ，相位同步电路，可编程延迟
一个时钟输出多路复用器，和一个LVPECL输出缓冲器。这使得
该REF-的多个整数相关和相位调整副本
erence要分发到8的系统组件。
时钟调节器采用48引脚的LLP封装，
足迹与同其它计时设备兼容
家庭。
特点
■
20 fs的抖动添加剂
■
集成的整数N分频PLL以优异的归一化
■
■
■
■
■
■
-224 dBc的/ Hz的相位噪声贡献
1至800 MHz的时钟输出频率范围
4 LVPECL时钟输出
在每个时钟输出的专用分频器和延迟块
引脚兼容的时钟器件系列
3.15 3.45 V工作电压
包装： 48引脚LLP （ 7.0× 7.0× 0.8mm）的
目标应用
■
■
■
■
■
■
数据转换器时钟
网络， SONET / SDH ， DSLAM
无线基础设施
医
测试与测量
军事/航空航天
功能框图
30023301
三州
是美国国家半导体公司的注册商标。
2007美国国家半导体公司
300233
www.national.com
LMK02002
接线图
48引脚的LLP封装
30023302
引脚说明
针＃
1, 25
2, 7, 14, 15, 17, 18, 20,
21, 23, 24
引脚名称
GND
NC
I / O
-
-
-
I
I
I
-
I
O
I
I
O
I
I
O
O
O
O
-
地
无需连接到这些引脚
电源
微型导线时钟输入
MICROWIRE数据输入
微丝锁存使能输入
旁路LDO
全球输出使能
锁定检测和测试输出
全局时钟输出同步
振荡器时钟输入;必须交流耦合
电荷泵输出
频率输入;必须交流耦合
偏绕道
LVPECL时钟输出0
LVPECL时钟输出1
LVPECL时钟输出2
LVPECL时钟输出3
模片固定垫是地
描述
3, 8, 13, 16, 19, 22, 26,
VCC1 ，电源Vcc2 ， VCC3 ， Vcc4 ， VCC5 ， Vcc6 ， Vcc7 ，
30 ， 31 ， 33 ， 37 ， 40 ， 43 ， 46 Vcc8 ， Vcc9 ， Vcc10 ， Vcc11 ， Vcc12 ， Vcc13 ， Vcc14
4
5
6
9, 10
11
12
27
28, 29
32
34, 35
36
38, 39
41, 42
44, 45
47, 48
DAP
CLKuWire
DATAuWire
LEuWire
LDObyp1 ， LDObyp2
GOE
LD
SYNC *
OSCIN ， OSCIN *
CPOUT
鳍，鳍*
BIAS
CLKOUT0 ， CLKOUT0 *
CLKOUT1 ， CLKOUT1 *
CLKOUT2 ， CLKOUT2 *
CLKOUT3 ， CLKOUT3 *
DAP
www.national.com
2
LMK02002
绝对最大额定值
（注1,2 ）
如果是用于军事/航空专用设备，请向美国国家半导体销售办事处/经销商
具体可用性和规格。
参数
电源电压
输入电压
存储温度范围
焊接温度（焊接4秒）
结温
符号
V
CC
V
IN
T
英镑
T
L
T
J
评级
-0.3 3.6
-0.3 （V
CC
+ 0.3)
-65到150
+260
125
单位
V
V
°C
°C
°C
推荐工作条件
参数
环境温度
电源电压
符号
T
A
V
CC
民
-40
3.15
典型值
25
3.3
最大
85
3.45
单位
°C
V
注1 ：
"Absolute最大Ratings"表示以后可能会损坏设备的限制，包括不可操作性的设备可靠性和退化
和/或性能。该设备和/或无退化的绝对最大额定值或其他条件以外的那些指示的功能操作
推荐工作条件是不是暗示。推荐工作条件表示条件该设备是功能和
设备不应该超出这样的条件下操作。
注2 ：
该器件是ESD处理措施高性能集成电路。操作此设备只应在ESD保护的工作要做
站。该器件的额定为HBM- ESD的> 2千伏的> 200V的MM- ESD，以及> 1.2千伏CDM- ESD 。
封装热阻
包
48引脚LLP （注3 ）
θ
JA
27.4 ° C / W
θ
J- PAD （散热焊盘）
5.8 ° C / W
注3 ：
规范假定16散热通孔的模片固定垫连接到嵌入式铜平面上的4层JEDEC板上。这些通路中发挥关键
在提高律师事务所的散热性能的作用。所以建议过孔的最大数量，在电路板布局中使用。
电气特性
（注4 ）
(3.15 V
≤
VCC
≤
3.45 V， -40°C
≤
T
A
≤
85°C ，差分输入/输出;除非指定。典型值是最有可能的
在Vcc参数规范= 3.3 V ，T
A
= 25 ° C，并在推荐工作条件，在产品特性的时候
并且不保证） 。
符号
参数
条件
消耗电流
电源电流
（注5 ）
掉电电流
基准振荡器输入频率
范围为方波
整个设备; CLKOUT0 & CLKOUT3
在旁路模式下启用
整个设备;所有输出关闭（无
发射极电阻放置）
POWERDOWN = 1
参考振荡器
f
OSCIN
方
1
AC耦合;差（V
OD
)
0.2
频率输入
f
鳍
SLEW
鳍
税
鳍
P
鳍
频率输入频率范围
频率输入转换率
输入频率的占空比
输入功率范围为FIN或鳍*
AC耦合
（注6 ， 10 ）
1
0.5
40
-13
60
8
800
兆赫
V / ns的
%
DBM
1.6
VPP
200
兆赫
159
mA
70
1
mA
民
典型值
最大
单位
I
CC
I
CC
PD
方波输入电压和OSCIN
V
OSCIN
方
OSCIN *
3
www.national.com
LMK02002
符号
f
COMP
参数
PLL
鉴相器频率
条件
民
典型值
最大
40
单位
兆赫
V
CPOUT
= VCC / 2 ， PLL_CP_GAIN = 1X
I
SRCE
CPOUT
电荷泵的电流源
V
CPOUT
= VCC / 2 ， PLL_CP_GAIN = 4倍
V
CPOUT
= VCC / 2 ， PLL_CP_GAIN = 16倍
V
CPOUT
= VCC / 2 ， PLL_CP_GAIN = 32倍
V
CPOUT
= VCC / 2 ， PLL_CP_GAIN = 1X
I
SINK
CPOUT
电荷泵灌电流
V
CPOUT
= VCC / 2 ， PLL_CP_GAIN = 4倍
V
CPOUT
= VCC / 2 ， PLL_CP_GAIN = 16倍
V
CPOUT
= VCC / 2 ， PLL_CP_GAIN = 32倍
I
CPOUT
三
I
CPOUT
MIS ％
电荷泵TRI -STATE
当前
电荷泵的幅度
水槽与源电流不匹配
0.5 V < V
CPOUT
<为VCC - 0.5 V
V
CPOUT
= VCC / 2
T
A
= 25°C
0.5 V < V
CPOUT
<为VCC - 0.5 V
T
A
= 25°C
100
400
1600
3200
-100
-400
-1600
-3200
2
3
10
nA
%
μA
A
电荷泵的幅度
I
CPOUT
VTUNE电流与电荷泵电压
变异
I
CPOUT
温度
PN10kHz
PN1Hz
电荷泵电流与幅度
温度变化
PLL 1 / f噪声在10 kHz偏置（注7 ）
归一化到1 GHz的输出频率
归一化相位噪声贡献
（注8）
4
%
4
PLL_CP_GAIN = 1X
PLL_CP_GAIN = 32倍
PLL_CP_GAIN = 1X
PLL_CP_GAIN = 32倍
CLKoutX_MUX
- 绕道
CLKoutX_MUX
=分
CLKoutX_DIV =
4
-30
-117
-122
-219
-224
%
dBc的/赫兹
dBc的/赫兹
时钟分配部分
（注9 ）
- LVPECL时钟输出（ CLKOUT0到CLKOUT3 ）
R
L
= 100 Ω
配送路径=
800兆赫
带宽=
12千赫至20兆赫
20
fs
75
抖动
添加
添加剂RMS抖动（注9 ）
t
SKEW
V
OH
V
OL
V
OD
V
IH
V
IL
I
IH
I
IL
V
OH
V
OL
CLKoutX到CLKoutY （注10 ）
加载平等和相同的时钟
CON组fi guration
终止= 50
Ω
到Vcc - 2 V
±3
VCC -
0.98
VCC -
1.8
30
ps
输出高电压
输出低电压
差分输出电压
数字LVTTL接口
（注11 ）
高电平输入电压
低电平输入电压
高层次的输入电流
低电平输入电流
高电平输出电压
低电平输出电压
V
IH
= VCC
V
IL
= 0
I
OH
= +500 A
I
OL
= -500 A
-5.0
-40.0
VCC -
0.4
2.0
终止= 50
Ω
到Vcc - 2 V
CLKoutX输出频率= 200 MHz的
660
V
V
965
VCC
0.8
5.0
5.0
mV
V
V
A
A
V
0.4
V
810
www.national.com
4
LMK02002
符号
V
IH
V
IL
I
IH
I
IL
t
CS
t
CH
t
CWH
t
CWL
t
ES
t
CES
t
EWH
参数
高电平输入电压
低电平输入电压
高层次的输入电流
低电平输入电流
数据时钟建立时间
数据时钟保持时间
时钟脉冲宽度高
时钟脉冲宽度低
时钟使能建立时间
让时钟建立时间
使能脉冲宽高
V
IH
= VCC
V
IL
= 0
条件
数字MICROWIRE接口
（注12 ）
民
1.6
-5.0
-5.0
25
8
25
25
25
25
25
典型值
最大
VCC
0.4
5.0
5.0
单位
V
V
A
A
ns
ns
ns
ns
ns
ns
ns
MICROWIRE时间
参见数据输入时序
参见数据输入时序
参见数据输入时序
参见数据输入时序
参见数据输入时序
参见数据输入时序
参见数据输入时序
注4 ：
根据上市推荐工作条件电气特性表列出了保证的性能规格除非另有修改
或由电气特性条件和/或Notes规定。典型规格仅估计，并不能保证。
注5 ：
请参阅3.4更多的电流消耗/功耗计算信息。
注6 ：
对所有频率的转换率，转换
鳍
进行测量，在20％和80％。
注7 ：
在模拟PLL的规范的带内相位噪声是的1 / f闪烁噪声，L
PLL_flicker
（ f）中，这是主要的接近载波。闪烁噪声有10
dB /十倍频的斜率。 PN10kHz是归一化到10 kHz的偏移和1 GHz的载波频率。 PN10kHz = L
PLL_flicker
（10千赫） - 20log （个Fout / 1千兆赫） ，其中L
PLL_flicker
（ f）表示只对总噪声的L（f ）的闪烁噪声的贡献单边带相位噪声。无法测量L
PLL_flicker
（f）向将在10分贝/十倍频程是非常重要的
斜率接近载波。高鉴相器频率和干净的结晶是很重要的，从总的相位噪声，L （ F）隔离这个噪声源。 L
PLL_flicker
（ f）可通过将基准振荡器的性能，如果低功率或噪声源的使用来加以屏蔽。总PLL带内相位噪声性能的总和
L
PLL_flicker
（六）和L-
PLL_flat
(f).
注8 ：
的规范建模PLL带内相位噪声是归一化相位噪声贡献，L
PLL_flat
（ f）所示，锁相环的并定义为PN1Hz =
L
PLL_flat
（ F） - 20log （ N） - 10log （F
COMP
). L
PLL_flat
（f）为在偏移频率f测量的单边带相位噪声，以1赫兹带宽和f
COMP
是相
合成器的检测频率。 L
PLL_flat
（六）有助于总噪声的L（f ） 。无法测量L
PLL_flat
（六）的偏移频率f ，必须有足够的选择
越小则PLL的环路带宽，但足够大以避免来自参考和闪烁噪声大幅噪声贡献。 L
PLL_flat
（ f）可被
由基准振荡器性能掩蔽如果低功率或噪声源的使用。
注9 ：
时钟分配部分包括除PLL部分设备的所有部件。典型的附加抖动规范适用于时钟分配
部分而已。
注10 ：
规范由特性保证，而不是在生产测试。
注11 ：
适用于GOE ， LD ，以及SYNC * 。
注12 ：
适用于CLKuWire ， DATAuWire和LEuWire 。
串行数据时序图
30023303
在DATAuWire信号设置数据位移入移位寄存器，高位在前，在CLKuWire信号的每个上升沿。上
该LEuWire信号的上升沿，数据被从移位寄存器传送到由最低有效位来确定所寻址的寄存器。
编程完成后的CLKuWire ， DATAuWire和LEuWire信号应返回到低状态。
5
www.national.com
QQ：2880707522 复制
