LM9627彩色CMOS图像传感器VGA 30 FPS
2001年3月
LM9627彩色CMOS图像传感器VGA 30 FPS
概述
该LM9627是一款高性能，低功耗，三英寸VGA
CMOS有源像素传感器能够拍摄彩色数码的
或运动图像，并将其转换为数字数据流。
除有源像素阵列，片上12位的A / D转换
器，固定模式的噪音消除电路和视频增益
提供放大器。此外，集成的可编程
智能定时和控制电路允许用户最大使用灵活
性在调整积分时间，活动窗口的大小，增益和
帧速率。各种控制，时序和功耗模式下也
提供的。
应用
电脑摄像头
数字静态照相机
视频会议
安全摄像机
玩具
机器视觉
关键的特定连接的阳离子
Array格式
有效图像区域
总计： 664H X 504V
主动： 648H X 488V
总计： 4.98毫米X 3.78毫米
积极评价：4.86毫米× 3.66毫米
1/3“
7.5μm X 7.5μm
8,10 & 12位数字
57dB
0.35%
红
绿色
蓝
=量子效率
填充因子
彩色马赛克
包
单电源
=功耗
工作温度
14.5 kLSBs / lux.s
7.5 kLSBs / lux.s
5.1 kLSBs / lux.s
27%
47 ％（无微透镜）
Bayer模式
48 LCC
3.3 V
90毫瓦
0-50
o
C
特点
提供与微透镜
视频或快照操作
可编程的像素时钟，帧间和行间的延迟。
可编程的部分或全部集成框架
可编程增益调整
横&垂直子采样（2:1 & 4：2）
窗口
外部快照触发&事件同步信号
自动黑电平补偿
灵活的数字视频读出支持可编程：
- 极性同步和像素时钟信号
- 水平同步的前沿调整
2
光学格式
像素大小
视频输出
- 动态范围
FPN
- 灵敏度
通过2线IC兼容的串行接口可编程
上电复位&掉电模式
系统框图
存储
镜头
LM9627
12位数字图像
数字图像
处理器
I
2
C兼容
事件触发
快照
2000美国国家半导体公司
机密
www.national.com
LM9627
整个芯片的框图
坏像素
检测到&正确
水平移动
注册
列CDS
黑电平
赔偿金
数字视频
成帧器
d[11:0]
PCLK
HSYNC
VSYNC
行地址
解码器
APS阵列
POR
RESET
根
行地址
根
垂直
定时
AMP
12位A / D
横
定时
收益
控制
注册银行
I
2
C兼容
串行I / F
SDA
SCLK
萨德尔
CLOCK GEN
调节器
（音序）
主定时器
动力
控制
MCLK
EXTSYNC
快照IRQ
PDWN
图1.芯片的结构框图
接线图
vdd_od1
vss_od1
vdd_od3
vss_od3
EXTSYNC
vdd_pix
vsrvdd
萨德尔
SDA
6
SCLK
快照
RESETB
PDWN
VSS_DIG
VDD_DIG
HSYNC
VSYNC
PCLK
MCLK
d0
NC
7
8
9
10
11
12
13
14
15
16
17
18
5
4
3
2
1
48 47 46 45 44 43
42
41
40
39
NC
fine_i
GND
fine_ctrl
OFFSET
vdd_ana1
vss_ana1
VREF_ADC
vss_ana2
vdd_ana2
vss_od2
vdd_od2
LM9627
48引脚LCC
31
19 20 21 22 23 24 25 26 27 28 29 30
NC
d1
d9
d2
d3
d4
d5
d6
d7
d8
d10
d11
订购信息
温度
(0°C
≤
T
A
≤ +50°C)
LM9627 CCEA
NS封装
LCC
机密
2
NC
38
37
36
35
34
33
32
IRQ
VRL
www.national.com
LM9627
典型应用电路
系统控制
摄像机控制
串行控制总线
16
MCLK
9
RESETB
10
PDWN
4
IRQ
8
快照
48
EXTSYNC
7
SCLK
6
SDA
5
萨德尔
3.3V模拟
3.3V模拟
37 vdd_ana1
0.1
F
vdd_ana2 33
vss_ana2 34
3.3V数字
0.1
F
36 vss_ana1
3.3V数字
47 vdd_od1
0.1
F
vdd_od2 31
vss_od2 32
0.1F
46 vss_od1
3.3V数字
3.3Vdigital
44 vdd_od3
45 vss_od3
VDD_DIG
12
0.1
F
0.1
F
vss_dig 11
3.3V模拟
3 vdd_pix
2 VRL
LM9627
vsrvdd 1
1.0
F
0.1
F
3.3V模拟
VDD_ANA
VDD_ANA
1.5k
35
820
0.1F
VREF_ADC
fine_i 41
fine_ctrl 39
1N4148
22k
1%
2N3904
10k
1%
18
19
42
43
NC
NC
NC
NC
HSYNC
VSYNC
PCLK
d10
d11
d9
d8
d7
d6
d5
d4
d3
d2
d1
d0
1.2k
1%
胶印38
4.7F
470
1%
GND 40
13 14 15
30 29 28 27 26 25 24 23 22 21 20 17
数字视频总线
图2.典型应用图
扫描读出方向
销1
(0,0)
垂直扫描
(0,0)
数字
OUT
(0,0)
水平扫描
镜头
CMOS图像传感器
图3.扫描方向和原点位置的成像系统
机密
3
www.national.com
LM9627
引脚说明
针
1
2
3
4
名字
vsrvdd
VRL
vdd_pix
IRQ
I / O
I0
I
I
O
典型值
P
A
P
D
描述
模拟双向的，它应该被连接通过一个1.0μF电容器接地。该引脚为
内部电荷泵电压源。
防晕染引脚。这个引脚通常接地。
3.3伏的电源为所述像素阵列。
数字输出，中断请求引脚。该引脚快照时产生中断
模式。
数字输入与下拉电阻。该引脚用于编程不同的从站地址
用于在I传感器
2
C兼容型系统。
I
2
C兼容型串行接口，数据总线。该引脚的输出级有一个开漏
驱动程序。
I
2
C兼容型串行接口的时钟。
数字输入与下拉电阻用于激活（触发）的快照序列。
数字输入上拉电阻。当强制为逻辑0的传感器重置为其默认
上电状态。该
RESETB
信号在内部同步
MCLK
它必须执行状态才能启动
宁为复位发生。
数字输入与下拉电阻。当强制为逻辑1的传感器投产发电
掉电模式。
0伏电源为数字电路。
3.3伏的电源为数字电路。
数字双向的。这是一个双模式引脚。当传感器的数字视频端口所配置
想通是高手， （默认值） ，该引脚为输出，是水平synchroni-
矩阵特殊积脉搏。当传感器的数字视频端口被配置为从机时，该引脚为
的输入，并且该行触发。
数字双向的。这是一个双模式引脚。当传感器的数字视频端口所配置
想通是高手， （默认值） ，该引脚为输出，并且是垂直的同步
化脉冲。当传感器的数字视频端口被配置为从机时，该引脚为
输入是帧触发。
数字输出。像素时钟。
数字输入。该传感器的主时钟输入。
数字输出。位数字视频输出总线的位0。该输出可以被放入三态
模式。
脚没用过，不连接。
脚没用过，不连接。
O
D
数字输出。 1位数字视频输出总线。该输出可以被放入三态
模式。
数字输出。位数字视频输出总线的2 。该输出可以被放入三态
模式。
数字输出。位数字视频输出总线的3 。该输出可以被放入三态
模式。
数字输出。位数字视频输出总线的4 。该输出可以被放入三态
模式。
数字输出。位数字视频输出总线的5 。该输出可以被放入三态
模式。
数字输出。位数字视频输出总线的6 。该输出可以被放入三态
模式。
5
萨德尔
I
D
6
7
8
SDA
SCLK
快照
IO
I
I
D
D
D
9
RESETB
I
D
10
11
12
PDWN
VSS_DIG
VDD_DIG
I
I
I
D
P
P
13
HSYNC
IO
D
14
VSYNC
IO
D
15
16
17
18
19
20
PCLK
MCLK
d0
NC
NC
d1
O
I
O
D
D
D
21
d2
O
D
22
d3
O
D
23
d4
O
D
24
d5
O
D
25
d6
O
D
机密
4
www.national.com
LM9627
引脚说明
（续）
针
26
名字
d7
I / O
O
典型值
D
描述
数字输出。第7位的数字视频输出总线。该输出可以被放入三态
模式。
数字输出。位数字视频输出总线的8 。该输出可以被放入三态
模式。
数字输出。位数字视频输出总线的9 。该输出可以被放入三态
模式。
数字输出。位10的数字视频输出总线。该输出可以被放入三态
模式。
数字输出。位数字视频输出总线11 。该输出可以被放入三态
模式。
3.3伏电源的数字IO缓冲器。
0伏的电源为数字IO缓冲区
3.3伏的电源为模拟电路。
0伏的电源为模拟电路。
A / D参考梯形电阻电压。参见图4等效电路。
0伏的电源为模拟电路。
3.3伏的电源为模拟电路。
传感器用于调整模拟输入的偏移量。参见图4等效电路。
模拟输出用来驱动
OFFSET
引脚。
该引脚必须接地。
I
A
偏置电流的微小偏移进行调整。
脚没用过，不连接。
脚没用过，不连接。
I
I
I
I
O
P
P
P
P
D
3.3伏电源的传感器。
0伏的电源的传感器。
0伏的电源为数字IO缓冲区
3.3伏电源的数字IO缓冲器。
数字输出。外部事件的同步信号被用于同步外部
在拍照模式下的事件。
27
d8
O
D
28
d9
O
D
29
d10
O
D
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
d11
vdd_od2
vss_od2
vdd_ana2
vss_ana2
VREF_ADC
vss_ana1
vdd_ana1
OFFSET
fine_ctrl
GND
fine_i
NC
NC
vdd_od3
vss_od3
vss_od1
vdd_od1
EXTSYNC
O
I
I
I
I
I
I
I
I
O
D
P
P
P
P
A
P
P
A
A
注： （ I =输入） ， （O =输出） ， （ IO =双向） ， （ P =电源） ， （D =数字） ， （A =模拟） 。
ADC_VREF
OFFSET
800
1K
200
图4.等效电路为
ADC_ref
和
OFFSET
引脚
机密
5
www.national.com
QQ：2881677436 复制
