LM27241同步降压稳压控制器，用于移动系统
2005年5月
LM27241
同步降压稳压控制器，用于移动
系统
概述
该LM27241是一个可调的200kHz - 500kHz的单信
NEL电压模式控制的高速同步降压
稳压控制器。它非常适合于电池供电
应用，例如膝上型电脑和笔记本电脑。该
LM27241仅需要N型沟道FET两种上部
和同步阶段的较低的位置。它具有线
前馈以改善响应输入瞬态。在
极轻负载时，用户可以在高之间的选择
效脉冲跳过模式或恒定频率
强制PWM模式。无损电流，无需使用限制
外部检测电阻器是可能通过检测
在底部用FET的电压降。独特的自适应占空比
周期钳位技术的加入使显著重新
异常负载条件下达斯峰值电流。该
输入电压范围是5.5V到28V ，而输出电压是
可调低至0.6V 。
标准的监督和控制特性包括软启动，
电源良好输出欠压和过电压保护
化，欠压闭锁，软关断和开启。
特点
n
n
n
n
n
n
n
n
n
n
n
n
n
输入电压范围为5.5V至28V
强制PWM或脉冲跳跃模式
无损底侧FET的电流感应
自适应占空比钳位
高电流的N沟道FET驱动
低关断电源电流
参考电压精确到
±
1.5%
输出电压可调低至0.6V
电源良好标记和芯片使能
欠压锁定
过压/欠压保护
软启动和软关断
开关频率在200kHz可调， 500kHz的
应用
n
笔记本电脑芯片组电源
n
低输出电压的高效率降压型稳压器
典型用途
SEE
图17
为扩展视图
20120104
2005美国国家半导体公司
DS201201
www.national.com
LM27241
接线图
20120102
顶视图
20引脚TSSOP （ MTC ）
订购信息
订单号
LM27241MTC
LM27241MTCX
封装图
MTC20
MTC20
供货方式
73单位/铁
2500单位/ 13"卷轴
放电电流的软启动电容器，并强制
占空比低，以保护功率元件。当一个
故障状态有效后（见9脚），SS引脚在内部
连接通过1.8 kΩ电阻接地。
引脚3 ，频率：
频率调节引脚。开关频率
通过连接在此引脚与地之间的电阻设置。
22.1kΩ的值设置频率为300kHz的（标称值） 。如果
的阻力增大时，开关频率DE-
折痕。一种近似的关系是，对于每一个7.3kΩ
增大或减小的频率的设定电阻的值
器的总开关周期增加或减少为1μs 。
4脚， SGND ：
信号地管脚。这对于下轨道
控制和逻辑部分。 SGND应连接上
PCB到系统接地，而后者又连接到
保护地。的布局是非常重要的，并在建议
节
布局指南
应遵循。
5脚， EN ：
芯片使能引脚。当EN为高电平时，输出
通过软启动上电顺序的方式启用。
当EN被拉低，电源不好的信号范围内
为100ns 。这会导致软关断发生（见引脚2和
6）。软启动电容，然后由内部放电
1.8kΩ电阻器（R
SS_DCHG
请参阅电气特性
表）。当使能引脚电平翻转，故障状态
不能断言。因此，在这种情况下，下面的FET是不
锁存，即使输出电压斜坡下来，偶
tually低于该下压阈值。事实上，在
这种情况下，上部和下部的FET被锁存
关闭，直到使能引脚被拉高了。如果一个故障
发生停机，同时启用引脚为低电平，然后
再高（切换） ，复位内部锁存器和IC
将恢复正常开关操作。
6脚， PGOOD ：
电源良好输出引脚。开漏逻辑
输出拉高与外部上拉电阻，
表示输出电压是在一个预先定义的
电源良好窗口。超过这个窗口中，引脚间
应受拉为低电平（电源并不好信号）提供的
输出错误持续超过为7μs 。该引脚也被拉
使能引脚为100ns内低上当受骗低， irrespec-
2
引脚说明
引脚1 ， VDD ：
5V电源轨的控制和逻辑部分。
正常工作时该引脚上的电压必须带
高于4.5V 。随后，该引脚上的电压（包括
任何脉动成分）不应该被允许以低于4V
的持续时间长于为7μs 。由于该引脚也是
供电线对内部控制部分，它应该是
良好的去耦特别是在高频率。最低
0.1μF ， 0.47μF （陶瓷）电容器应放置在
元件面非常接近IC中间没有孔
该电容和VDD / SGND引脚之间。如果电压
年龄上的引脚1低于下UVLO门限，上
场效应管（多个）被锁定关闭，以及下面的FET （多个）被锁存
ON 。电源不好，然后立即示意（在引脚
6）。启动恢复， EN引脚必须采取低于0.8V
再回到上面的2V （与VDD保持高于4.5V ） 。或
电压VDD引脚必须采取低于1.0V ，然后
回来4.5V以上（以上2V举行EN引脚） 。正常
然后，操作将恢复假设该故障状态
已被清除。
引脚2 ， SS ：
软启动引脚。软启动电容放置
与此引脚与地之间。 0.1μF的电容的典型
建议在该引脚与地之间。该IC CON-
nects内部1.8 kΩ的电阻（R
SS_DCHG
见电
特性表），该引脚与地之间，以显示
收取任何剩余电量的软启动电容器
下几个条件。这些条件包括初始
上电顺序，启动通过切换EN引脚，
还从故障状态恢复。的目的是使
倒在软启动引脚上的电压低于100mV的
获得复位。这样获得，一种11μA复位
电流源，在这个引脚费了软启动电容。
该引脚上的电压控制最大占空比，
这将产生一个渐进的斜坡上升的输出电压的，
从而防止大的冲击电流转换为输出钙
pacitors 。该引脚上的电压钳位终于接近5V 。
该引脚被连接到一个内部115μA电流宿
每当一个电流限制事件正在进行中。此片
www.national.com
LM27241
引脚说明
（续）
略去了输出电压电平。 PGOOD必须首先是
"high"才可以给一个适当的故障"low"条件作出响应。
在故障断言，低边MOSFET始终
锁存。如果调控尚未不会出现这种情况
已经实现。
引脚7 ， FPWM ：
用于选择的强制逻辑输入
PWM （ FPWM ）模式或脉冲跳跃模式（ SKIP） 。当
引脚驱动为高电平时，IC工作在FPWM模式，
拉为低电平或悬空时， SKIP模式被启用。在
FPWM模式，较低的FET是始终开启的时候
上FET关闭（除了一个狭窄的直通亲
tection死区） 。这导致了连续传导
操作的模式，该模式具有固定的频率和（几乎）
固定占空比可在极轻负载。但这
降低效率在轻负载。另一种方式是SKIP
模式。此模式将强制降低MOSFET导通之前，只有
交换机上的管脚上的电压大于2.2mV更负
（典型值） 。作为一个例子，对于一个21mΩ的FET ，这转化为
对2.2mV / 21mΩ = 0.1A的电流阈值。因此，如果
（瞬间）电感电流低于此值时，
较低的FET将每个周期关闭在这一点上（当
跳脉冲模式下操作） 。此阈值由零置
交叉比较的框图。需要注意的是，如果
电感电流是高到足以总是高于该
零阈值（Ⅴ
SW_ZERO
见电气Characteris-
抽动表） ，会有之间没有可观察的差异
FPWM和跳跃模式设置（稳态） 。 SKIP
模式显然是动作的不连续模式。然而
以往，在传统的不连续模式时，占空比
持续下降（接近零），为负载的减小。但
LM27241不允许占空比下降超过
其原始值的15％ （在CCM- DCM边界） 。这
力跳脉冲，平均频率便可有效
tively降低随着负载减小。操作的这种方式
化轻负载时的效率提高了，但频率
有效不再是恒定的。注意
最低预
0.1毫安的负荷应保持在输出端，以确保
调控SKIP模式。
该电阻分压器从输出到
用于设置输出电压的接地可以被设计成
作为部分或全部此所需的预负荷。
引脚8 ， COMP ：
补偿引脚。这也是输出
误差放大器。该引脚上的电压电平进行比较
用内部产生的斜坡信号来设置占空比
正常调节。由于反馈引脚是反相
同样的误差放大器的输入端，相应的控制回路
补偿元件都放在这个引脚之间
反馈引脚。 COMP引脚在内部被拉低
在软启动，以便限制占空比。一旦软启动
建成后，该引脚上的电压可以提升价值
维持输出稳压所需。的内部电压
夹在该引脚形成了一种自适应占空比钳位功能。
这个用来限制所允许的最大工作周期和
在突如其来的过载峰值电流。但在同一时间
它有足够的空间来允许作出适当反应
步骤加载的正常操作范围内。
引脚9 ， FB ：
反馈引脚。这是其中的反相输入端
误差放大器。在这个引脚下调节电压
名义上的0.6V 。电源良好窗口该引脚阻止 -
如果输出电压在规定范围矿（
±
13%).
如果电压下降到这个窗口中多为7μs外，
电源不好的信号在PGOOD引脚（引脚6 ） 。
输出过压和欠压条件也
通过在反馈引脚与比较电压检测
适当的内部基准电压电平。如果电压
超过安全窗（
±
30％）比为7μs更长，故障
3
条件是断言。那么下面的FET被锁存，并
上FET被锁断。
引脚10 ， SENSE ：
输出电压检测引脚。这是直接关系
到输出轨。 SENSE引脚电压一起使用
与VIN电压（在引脚18 ）至（内部）计算
CCM （连续导通模式）的占空比。这calcu-
LATION所使用的集成电路来设置最小占空比的
SKIP模式的CCM值的85 ％ 。它也被用来设定
自适应占空比钳位。从内部20Ω电阻
SENSE引脚接地输出电容放电
轻轻的（软关机） ，只要电源不好是显
二溴磷的引脚6 。
引脚11 ， ILIM ：
电流限制引脚。当底部FET为ON时，
一个62μA （典型值）电流流出ILIM引脚和成
外部电阻器，其连接到的下漏
MOSFET。这电流通过电阻产生的电压
在ILIM引脚。然而，较低的漏极电压
MOSFET会更不利的负载电流IN-
经过R折痕
DS_ON
的场效应晶体管。在一些价值
瞬时电流，在这个引脚将过境电压
从正到负的。的地步，它是零的
电流限制条件，并通过限流检测
比较器。当一个电流限制条件已经DE-
tected ，下一个导通脉冲的上面的FET的将被省略。
在下面的FET将再次进行监测，以确定是否
电流降到低于阈值。如果是，下一个
导通脉冲将被允许。如果不是，则上面的FET将是
截止，将停留这么几个周期，如果有必要，
直到到当电流恢复正常。最终，如果过流
租金状况持续，上FET一直没有
导通时，输出将清楚地开始下降。最终，
输出将降至低于欠压阈值，且故障
状态将被IC被认定。
引脚12 ， SW ：
该降压型稳压器的开关节点。还
作为上层的浮动驱动的下轨
FET 。
引脚13 ， HDRV ：
栅极驱动引脚上的FET 。顶部
栅极驱动器互锁与底部栅极驱动器来
防止直通/交叉传导。
引脚14 ， BOOT ：
引导针。这是上侧电源轨
在上面的FET的浮置驱动程序。它是由自举
装置的陶瓷电容器，其连接到所述信道的
开关节点。该电容器被充电由IC到
约5V价值来源于V5引脚（引脚17 ） 。
引脚15 ， PGND ：
电源接地引脚。这是为返回路径
底部FET的栅极驱动。保护地是将要连接上
PCB到系统接地，并还向信号接地
（引脚4 ）按照推荐的布局指南 -
线。
引脚16 ， LDRV ：
栅极驱动销的底部的FET （低侧
驱动器）。底部栅极驱动器互锁与顶栅
驱动程序，以防止直通/交叉传导。这是AL-
如何锁定高时，故障状态有效时
IC 。
引脚17 ， V5 ：
较低的FET驱动器的上轨。也可用于
充电上FET驱动器的自举电容。
这被连接到一个外部5V电源。在5V电源可
作为导轨用于将电力提供给VDD端子是相同的
（引脚1 ） ，但随后的VDD引脚需要以良好
解耦，使得它不与V5销相互作用。一
由陶瓷0.1μF电容低通RC滤波器
（最好0.22μF ）和一个10Ω的电阻就足够了，如图
在典型应用电路。
引脚18 ， VIN ：
该输入降压稳压器的功率级。它
也使用内部斜坡发生器来实现
www.national.com
LM27241
引脚说明
（续）
行前馈功能。 VIN引脚也可用于与
SENSE脚的电压来预测CCM （连续导通
化模式），占空比和由此制定的最低AL-
lowed DCM占空比到CCM值的85％。这是一个
高输入阻抗引脚，只画约100μA （典型
计算值）从输入轨。
引脚19 ， 20 NC ：
无连接。
www.national.com
4
LM27241
绝对最大额定值
（注1 ）
如果是用于军事/航空航天特定网络版设备是必需的，
请向美国国家半导体销售办事处/
经销商咨询具体可用性和规格。
从指定的引脚SGND /地线的电压，除非
另有说明（注2 ） ：
VIN
V5
VDD
BOOT
启动到SW
SW
ILIM
某种意义上说， FB
PGOOD
EN
功率耗散（T
A
= 25C)
（注3）
-0.3V至30V
-0.3V至7V
-0.3V至7V
-0.3V至36V
-0.3V至7V
-0.3V至30V
-0.3V至30V
-0.3V至7V
-0.3V至7V
-0.3V至7V
0.75W
结温
ESD额定值（注4 ）
保存环境温度
范围
焊接停留时间，
温度
WAVE
红外线
气相
+150C
2kV
-65 ° C至+ 150°C
4秒， 260C
10秒， 240℃下
75秒， 219C
工作额定值
（注1 ）
VIN
VDD ， V5
结温
5.5V至28V
4.5V至5.5V
-5℃ + 125℃
电气特性
规范与标准字体为T
J
= 25 ，和那些与
粗体
适用于整个工作结温
TURE范围。 VDD = V5 = 5V ，V
SGND
= V
保护地
= 0V ， VIN = 15V ，V
EN
= 3V ，R
FADJ
= 22.1K ，除非另有说明（注5 ） 。
数据表的最小/最大规格限制由设计，测试或统计分析保证。
符号
参考
V
FB_REG
V
FB_LINE REG
I
FB
芯片供应
I
Q_VIN
I
SD_VIN
I
Q_VDD
I
SD_VDD
I
Q_V5
I
SD_V5
I
Q_BOOT
I
SD_BOOT
V
DD_UVLO
HYS
VDD_UVLO
逻辑
I
EN
V
EN_HI
V
EN_LO
R
FPWM
V
FPWM_HI
VFPWM_LO
参数
条件
民
典型
（注7 ）
600
0.5
20
100
0
1.75
8
0.3
0.5
0
2
300
1
最大
单位
FB引脚电压在
的调控
V
FB
线路调整
FB引脚电流（采购）
VIN静态电流
VIN关断电流
VDD静态电流
VDD关断电流
V5正常工作
当前
V5的关断电流
BOOT静态电流
BOOT关断电流
VDD UVLO阈值
VDD UVLO迟滞
VDD = 4.5V至5.5V ，
VIN = 5.5V至28V
VDD = 4.5V至5.5V ，
VIN = 5.5V至28V
V
FB
在规制
V
FB
= 0.7V
V
EN
= 0V
V
FB
= 0.7V
V
EN
= 0V
V
FB
= 0.7V
V
FB
= 0.5V
V
EN
= 0V
V
FB
= 0.7V
V
FB
= 0.5V
V
EN
= 0V
VDD从0V上升
VDD = V5从下降
V
DD_UVLO
V
EN
= 0 5V
591
609
mV
100
200
5
3
15
0.5
1.25
5
5
500
5
4.5
0.9
nA
A
A
mA
A
mA
A
A
A
V
V
3.9
0.5
4.2
0.7
EN输入电流
EN输入逻辑高电平
EN输入逻辑低
FPWM下拉
FPWM输入逻辑高电平
FPWM输入逻辑低
0
2
1.8
1.3
0.8
1000
0.8
200
1.8
1.3
A
V
V
k
V
V
V
FPWM
= 2V
100
2
5
www.national.com
QQ：2881677436 复制
