LM2512A移动像素链路（ MPL - 1 ） ， 24位RGB显示接口串行器具有可选
抖动和查找表
2007年9月
LM2512A
移动像素链路（ MPL - 1 ） ， 24位RGB显示接口
串行器具有可选的抖动和查找表
概述
该LM2512A是MPL串行器（ SER）的执行24
位到视频的18位抖动操作和序列化
在只有3个或4个活动的信号进行移动像素链路（ MPL ）的水平
信号。可选查找表（三×256 ×8位的RAM ）
还提供了独立的色彩校正。 18位
从QVGA无缓冲或局部缓冲显示器（ 320 ×240 ）
高达VGA （640×480 ）像素的可利用24位的视频信号源。
互连件28的信号降低到仅3或4个
与LM2512A和同伴解串器积极信号
宽松的柔性互连设计，尺寸限制和成本。
该LM2512A SER驻留应用程序，图形或
基带处理器和转换的宽并行视频
从LVCMOS电平串行移动像素链路电平车
传输柔性电缆（或同轴电缆）和PCB走线的
DES的临近或在显示模块中。
当POWER_DOWN时， SER被置于睡眠状态并提请少
超过10μA 。该链路还可以通过停止断电
在PCLK （ DES而定） ，或由PD *输入引脚。
该LM2512A提供了增强的AC性能
LM2512 。它实现了MPL- 1的物理层和
使用一个单端电流模式传输。
特点
■
■
■
■
■
■
■
■
■
■
■
24位RGB接口支持高达640 ×480的VGA格式
可选24至18位的抖动
可选查找表的独立色彩校正
MPL - 1物理层
SPI接口的查找表控制和负载
低功耗&掉电状态
主机和显示器之间的电平转换
可选的自动关机就停止PCLK
帧序列位自动重新同步后，数据或时钟误差
1.6V至2.0V核心/模拟电源电压
1.6V至3.0V的I / O电源电压范围
系统优势
■
■
■
■
■
抖动的数据缩减
独立的RGB色彩校正
24位彩色输入
小接口，低功耗和低EMI
内在的电平转换
典型的3 MD里的应用图 - 桥接芯片
30015301
订购信息
NSID
LM2512ASM
LM2512ASMX
LM2512ASN
LM2512ASNX
封装类型，数量大小
1000 49L UFBGA ， 4.0× 4.0 ×1毫米，0.5毫米间距，卷
4500 49L UFBGA ， 4.0× 4.0 ×1毫米，0.5毫米间距，卷
1000 40L LLP ， 6.0× 6.0 ×0.4毫米，节距为0.5mm ，卷
4500 40L LLP ， 6.0× 6.0 ×0.4毫米，节距为0.5mm ，卷
包ID
SLH49A
SLH49A
SNA40A
SNA40A
2007美国国家半导体公司
300153
www.national.com
LM2512A
引脚说明
引脚名称
MPL串行总线引脚
MD [ 2：0]
MC
SPI_CSX
SPI_SCL
SPI_SDA / HS
3
1
1
1
1
O， MPL
O， MPL
I,
LVCMOS
I,
LVCMOS
IO ，
LVCMOS
MPL数据线驱动器
MPL的时钟线路驱动器
SPI_Chip选择输入
SPI端口时启用： SPI_CSX是低， PD *高， PCLK是静态的。
SPI_Clock输入
多功能引脚：
如果SPI_CSX为低，这是SPI_SDA的IO信号。默认为输入。销将是一个
输出一个SPI读事务。
另请参阅下面HS描述。
掉电模式输入
SER处于睡眠模式时， PD * =低， SER时启用PD * =高
在PD * = L - 睡眠模式： SPI接口为OFF ，注册设置
RESET ，
和
LUT的数据被保留。
保留1 - 高铁（V
DDIO
）仅适用于SLH49A包
测试模式
L =普通模式，配合到GND
H =测试模式（保留）
未连接 - 平仓离场;仅在SLH49A包
像素时钟输入
视频信号被锁定在
升起
边缘。
的RGB数据总线输入 - 位7是MSB。
号
针脚数
I / O类型
描述
RGB串行
SPI接口和配置引脚
PD *
1
I,
LVCMOS
RES1
TM
1
1
I,
LVCMOS
I,
LVCMOS
NA
I,
LVCMOS
I,
LVCMOS
I,
LVCMOS
IO ，
LVCMOS
I,
LVCMOS
动力
动力
动力
地
地
地
NC
视频接口引脚
PCLK
R[7:0]
G[7:0]
B[7:0]
VS
1
1
24
1
垂直同步。输入
这个信号被用作一个帧开始的抖动块是必需的。
该
VS信号序列不变。
多功能引脚：
水平同步。输入（当SPI_CSX =高）
看到上面还SPI_SDA描述。
数据使能输入
SPI_SDA / HS
1
DE
电源/接地引脚
V
DDA
V
DD
V
DDIO
V
SSA
V
SS
V
SSIO
1
1
1
3
1
1
4
电源引脚的PLL （ SER ）和MPL接口。
1.6V至2.0V
电源引脚的数字内核。
1.6V至2.0V
电源引脚并行接口I / O 。
1.6V至3.0V
接地引脚的PLL （ SER ）和MPL接口
接地引脚为数字核心。对于SN40A包，这是大的中心焊盘。
接地引脚并行接口的I / O 。对于SNA40A包，这是大
中心焊盘。
注意：
I =输入， O =输出， IO =输入/输出。
不浮动输入引脚。
www.national.com
2
LM2512A
绝对最大额定值
（注1 ）
如果是用于军事/航空航天特定网络版设备是必需的，
请向美国国家半导体销售办事处/
经销商咨询具体可用性和规格。
电源电压（V
DDA
)
电源电压（V
DD
)
电源电压（V
DDIO
)
LVCMOS输入/输出电压
MPL输出电压
结温
储存温度
ESD额定值：
HBM - JESD22- A114C性病。
MM - JESD22 - A115 -A性病。
CDM - JESD22 - C101 -C性病。
-0.3V至+ 2.2V
-0.3V至+ 2.2V
-0.3V至+ 3.3V
-0.3V到（V
DDIO
+0.3V)
-0.3V到V
DDA
+150°C
-65 ° C至+ 150°C
最大封装功耗容量在25℃
SLH49A套餐
2.5 W
SNA40A套餐
3.2 W
减免SLH49A包以上
25°C
25毫瓦/ C
减免SNA40A包以上
25°C
26毫瓦/°C的
推荐工作
条件
最小典型最大
电源电压
单位
≥
± 2千伏
≥
±200V
≥
±500V
V
DDA
到V
SSA
和
V
DD
到V
SS
V
DDIO
到V
SSIO
PClock频率（ 4X）
PClock频率（ 6X ）
MC频率
环境温度
1.6
1.6
7.5
5
30
30
1.8
2.0
3.0
22.5
15
90
85
V
V
兆赫
兆赫
兆赫
°C
25
电气特性
在推荐，除非另有规定工作电源和温度范围内。 （注2,3）
符号
MPL
I
OLL
I
OMS
I
OLH
I
B
I
关闭
V
IH
V
IL
V
HY
I
IN
V
OH
V
OL
I
DD
逻辑低电流（ 5X我
B
)
中秋节当期
逻辑高电流（ 1X我
B
)
电流偏置
MPL漏电流
输入电压高电平
输入电压低电平
输入滞后
输入电流
输出电压较高水平
输出电压低的水平
总电源电流 -
启用
（注4 ）
MC = 80 MHz时，
棋盘
图案
3 MD巷
（注5 ）
MC = 60 MHz时，
棋盘
图案
2 MD巷
电源电流铱捎糜
MC = 60 MHz时，
伪随机
图案
2 MD巷
PD * = L
停止时钟
SPI_SDA
I
OH
= -1毫安
I
OL
= 1毫安
V
DDIO
V
DD
/V
DDA
5.4
9.0
mA
1
0.7 V
DDIO
V
SSIO
0.02
V
MPL
= 0V
2
0.7 V
DDIO
GND
100
0
+1
V
DDIO
0.2 V
DDIO
0.07
0.711 I
B
3.947I
B
5.0 I
B
3.0 I
B
1.0 I
B
190
+2
V
DDIO
0.3 V
DDIO
1.368 I
B
6.842I
B
A
A
A
A
A
V
V
mV
A
V
V
mA
参数
条件
民
典型值
最大
单位
LVCMOS （ 1.6V至3.0V操作）
电源电流
V
DDIO
V
DD
/V
DDA
0.01
4.1
mA
mA
mA
mA
2
5
2
5
A
A
A
A
www.national.com
V
DDIO
V
DD
/V
DDA
0.02
3.7
I
DDZ
电源电流 - 禁用
省电模式
TA = 25°C
V
DDIO
V
DD
/V
DDA
V
DDIO
V
DD
/V
DDA
3
<1
<1
<1
<1
LM2512A
开关特性
在推荐，除非另有规定工作电源和温度范围内。 （注2 ）
符号
t
SET
t
HOLD
t
DVBC
t
DVAC
参数
成立时间
保持时间
SER输入
图1
条件
民
5
5
典型值
最大
单位
ns
ns
并行总线时序
串行总线时序
串行数据有效之前，时钟SER数据脉冲宽度
图2中，
EDGE
（备注10，11 ）
串行数据时钟有效后，
EDGE
偏置启动时间
MC脉冲宽度低
MC脉冲宽度高
MC脉冲低电平
MC脉冲LOW - SER PLL
锁定计数器
启用时间 - 时钟启动
PCLK到MC
OUT
图4
图9
0.38
0.38
UI
UI
上电时序
t
0
t
1
t
2
t
3
t
4
t
PZXclk
200
200
20
8
600
（注6 ）
PCLK
周期
PCLK
周期
PCLK
周期
PCLK
周期
PCLK
周期
MPL POWER OFF时序
t
拉巴斯
t
PXZclk
关闭时间关机（注8）
禁止时间 - 时钟停止
PCLK到MC
OUT
科幻gure 3
图16
2
15
ms
PCLK
周期
SPI接口
t
加
t
高级代表办事处
SPI数据活动
（ SDA_device ）
SPI数据三态
（ SDA_device ）
0
0
50
50
ns
ns
www.national.com
4
LM2512A
推荐的输入时序要求（ PCLK和SPI ）
在推荐，除非另有规定工作电源和温度范围内。 （注2 ）
符号
f
PCLK
PCLK
DC
t
T
t
STOPpclk
参数
像素时钟频率
像素时钟占空比
转换时间
时钟停止峡
（注7 ， 11 ）
（注9 ， 11）
条件
3 MD巷（ 4X ）
2 MD巷（ 6X ）
民
7.5
5
30
2
4
50
>2
2
典型值
最大
22.5
15
70
单位
兆赫
兆赫
%
ns
PCLK
周期
10
6.67
60
图15
写
图15，图16
读
写
读
t
r
t
f
t
0H
t
h0
t
w2
SCL上升时间
SCL下降时间
SI保持时间
CSX保持时间
CSX关闭时间
图15
30
65
100
30
30
35
60
35
60
5
5
兆赫
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
像素时钟（ PCLK ）
SPI接口
f
SCLW
f
SCLR
t
s0
t
s1
t
h1
t
w1h
t
w1l
CSX设置时间
SI设置时间
SI保持时间
SCL脉冲宽高
SCL脉冲宽度低
SCL频率
写
读
注1 ：
“绝对最大额定值”是那些价值超过该设备的安全性不能得到保证。它们不意味着暗示该设备
应该在这些限制条件下运行。的“电气特性”表中指定的设备运行状况。
注2 ：
典型值给出了V
DDIO
= 1.8V和V
DD
= V
DDA
= 1.8V和T
A
= 25°C.
注3 ：
电流转换成设备引脚被定义为正。当期开出的器件引脚定义为负。电压以地为参考，除非另有
指定的。
注4 ：
对于IDD测试 - 输入信号的条件是： （秋千，边，频率， DE = H， VS = L ， HS = L ， RGB棋盘图案： AAAAAA - 555555 ）
注5 ：
总电源电流条件：棋盘数据模式， 20MHz的PCLK （ 3MDs ） ， TYP V
DDIO
= V
DDA
= V
DD
= 1.8V ， MAX VDDIO = 3.0V ， MAX VDDA
= VDD = 2.0V 。
注6 ：
使能时间是一个完整的mpl启动由0 + T1 + T2 + T3 + T4的。
注7 ：
最大转变时间是时钟速率的函数，并且应当是时钟周期，以保证信号的质量的不到30 ％。
注8 ：
由I功能保证
DDZ
参数。另请参阅
网络连接gure 10 。
注9 ：
这是个PCLK的需要，以将保持关断用于对器件进行复位的最短时间。一旦PCLK重新应用，一个PLL锁定是必需的，
启动序列前的视频数据序列化。
注10 ：
1的UI是串行数据MD脉冲宽度= 1 / 8xPCLK （3 MD车道） ， 1的UI是串行数据MD脉冲宽度= 1 / 12xPCLK （2 MD车道）
注11 ：
这是一个功能参数，并通过设计或特性保证。
5
www.national.com
LM2512A
www.ti.com
SNLS269B - 2007年8月 - 修订2013年5月
LM2512A移动像素链路（ MPL - 1 ） ， 24位RGB显示接口串行器具有可选
抖动和查找表
检查样品：
LM2512A
1
特点
24位RGB接口支持高达640 ×480
VGA格式
可选24至18位的抖动
可选查找表的独立色彩
更正
MPL - 1物理层
SPI接口的查找表控制
加载中
低功耗&掉电状态
主机和显示器之间的电平转换
可选的自动关机就停止PCLK
帧序列位自动重新同步数据时
或时钟错误
1.6V至2.0V核心/模拟电源电压
1.6V至3.0V的I / O电源电压范围
描述
该LM2512A是MPL串行器（ SER ）的
执行24位至18位的抖动的操作和
视频信号到移动像素链路的序列化
（MPL）上仅3或4的有效信号的水平。可选
查找表（三×256 ×8位的RAM ）也
提供独立的色彩校正。 18位
从QVGA无缓冲或局部缓冲显示器（ 320
×240 ）， VGA的（640×480 ）像素的可利用24-
位的视频信号源。
互连件28的信号降低到仅3
或4与LM2512A和同伴积极的信号
解串器缓解柔性互连设计，尺寸
约束和成本。
该LM2512A SER驻留应用程序，
图形或基带处理器和平移
从LVCMOS电平串行宽并行视频总线
移动像素链路电平传输柔性
电缆（或同轴电缆）和PCB走线所在的DES
靠近或在显示模块中。
当POWER_DOWN时， SER被置于睡眠状态并
电流小于10μA 。链接也可供电
下降停止PCLK （ DES而定）或
在PD *输入引脚。
该LM2512A提供了增强的AC性能
在LM2512 。它实现的物理层
的MPL- 1 ，并使用一个单端电流模式
传输。
2
系统优势
抖动的数据缩减
独立的RGB色彩校正
24位彩色输入
小接口，低功耗和低EMI
内在的电平转换
典型的3 MD里的应用图 - 桥接芯片
LM2512A串行
应用服务
处理器
---
图像
处理器
---
基带
处理器
R[7:0]
G[7:0]
B[7:0]
VS
HS
DE
PCLK
D
i
t
h
e
r
P
2
S
MD0
MPL - 1解串器
R[5:0]
G[5:0]
B[5:0]
VS
HS
DE
PCLK
MD1
RGB显示器
VGA
在18位色深
MC
SPI_CSX
SPI_SCL
SPI_SDA
PD *
S
P
I
三
256 X
8
LUT
PLL
MD2
[供应，配置引脚，
和旁路电容。和接地不显示]
PD *
PD
出*
1
2
请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用
德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。
所有商标均为其各自所有者的财产。
版权所有 2007年至2013年，德州仪器
PRODUCTION数据信息为出版日期。
产品符合占德州条款规范
仪器标准保修。生产加工过程中不
不一定包括所有参数进行测试。
LM2512A
SNLS269B - 2007年8月 - 修订2013年5月
www.ti.com
引脚说明
引脚名称
MPL串行总线引脚
MD [ 2：0]
MC
SPI_CSX
SPI_SCL
SPI_SDA / HS
3
1
1
1
1
O， MPL
O， MPL
I,
LVCMOS
I,
LVCMOS
IO ，
LVCMOS
MPL数据线驱动器
MPL的时钟线路驱动器
SPI_Chip选择输入
SPI端口时启用： SPI_CSX是低， PD *高， PCLK是静态的。
SPI_Clock输入
多功能引脚：
如果SPI_CSX为低，这是SPI_SDA的IO信号。默认为输入。销将是一个
输出一个SPI读事务。
另请参阅下面HS描述。
掉电模式输入
SER处于睡眠模式时， PD * =低， SER时启用PD * =高
在PD * = L - 睡眠模式： SPI接口为OFF ，注册设置
RESET ，
和
LUT的数据被保留。
保留1 - 高铁（V
DDIO
）仅适用于NZK0049A包
测试模式
L =普通模式，配合到GND
H =测试模式（保留）
未连接 - 平仓离场;仅在NZK0049A包
像素时钟输入
视频信号被锁定在
升起
边缘。
的RGB数据总线输入 - 位7是MSB。
号
针脚数
I / O类型
(1)
描述
RGB串行
SPI接口和配置引脚
PD *
1
I,
LVCMOS
RES1
TM
1
1
I,
LVCMOS
I,
LVCMOS
NA
I,
LVCMOS
I,
LVCMOS
I,
LVCMOS
IO ，
LVCMOS
I,
LVCMOS
动力
动力
动力
地
地
地
NC
视频接口引脚
PCLK
R[7:0]
G[7:0]
B[7:0]
VS
1
1
24
1
垂直同步。输入
这个信号被用作一个帧开始的抖动块是必需的。
该
VS信号序列不变。
多功能引脚：
水平同步。输入（当SPI_CSX =高）
看到上面还SPI_SDA描述。
数据使能输入
SPI_SDA / HS
1
DE
电源/接地引脚
V
DDA
V
DD
V
DDIO
V
SSA
V
SS
V
SSIO
(1)
1
1
1
3
1
1
4
电源引脚的PLL （ SER ）和MPL接口。
1.6V至2.0V
电源引脚的数字内核。
1.6V至2.0V
电源引脚并行接口I / O 。
1.6V至3.0V
接地引脚的PLL （ SER ）和MPL接口
接地引脚为数字核心。对于SN40A包，这是大的中心焊盘。
接地引脚并行接口的I / O 。对于NJM0040A包，这是大
中心焊盘。
注： I =输入， O =输出， IO =输入/输出。
不浮动输入引脚。
这些器件具有有限的内置ESD保护。引线应短接在一起或设备放置在导电泡棉
储存或搬运过程中，以防止对静电损坏MOS大门。
2
提交文档反馈
产品文件夹链接：
LM2512A
版权所有 2007年至2013年，德州仪器
LM2512A
www.ti.com
SNLS269B - 2007年8月 - 修订2013年5月
(1) (2)
绝对最大额定值
电源电压（V
DDA
)
电源电压（V
DD
)
电源电压（V
DDIO
)
LVCMOS输入/输出电压
MPL输出电压
结温
储存温度
ESD额定值：
0.3V
至+ 2.2V
0.3V
至+ 2.2V
0.3V
至+ 3.3V
0.3V
到（Ⅴ
DDIO
+0.3V)
0.3V
到V
DDA
+150°C
65°C
至+ 150°C
HBM - JESD22- A114C性病。
MM - JESD22 - A115 -A性病。
CDM - JESD22 - C101 -C性病。
≥±2
kV
≥±200V
≥±500V
2.5 W
3.2 W
25毫瓦/ C
26毫瓦/°C的
最大封装功耗容量
在25℃下
NZK0049A套餐
NJM0040A套餐
减免NZK0049A套餐25℃以上
减免NJM0040A套餐25℃以上
(1)
(2)
“绝对最大额定值”超出了不能指定的设备的安全性的价值观。它们并不意味着
该装置应在这些限制下工作。的“电气特性”表中指定的设备运行状况。
如果是用于军事/航空专用设备，请向德州仪器销售办事处/经销商咨询具体可用性和
特定连接的阳离子。
推荐工作条件
民
电源电压
PClock频率（ 4X）
PClock频率（ 6X ）
MC频率
环境温度
V
DDA
到V
SSA
和V
DD
到V
SS
V
DDIO
到V
SSIO
1.6
1.6
7.5
5
30
30
25
典型值
1.8
最大
2.0
3.0
22.5
15
90
85
单位
V
V
兆赫
兆赫
兆赫
°C
电气特性
在推荐，除非另有规定工作电源和温度范围内。
(1) (2)
符号
MPL
I
OLL
I
OMS
I
OLH
I
B
I
关闭
V
IH
V
IL
V
HY
I
IN
V
OH
V
OL
逻辑低电流（ 5X我
B
)
中秋节当期
逻辑高电流（ 1X我
B
)
电流偏置
MPL漏电流
输入电压高电平
输入电压低电平
输入滞后
输入电流
输出电压较高水平
输出电压低的水平
SPI_SDA
I
OH
=
1
mA
I
OL
= 1毫安
1
0.7 V
DDIO
V
SSIO
V
MPL
= 0V
2
0.7 V
DDIO
GND
100
0
+1
V
DDIO
0.2 V
DDIO
0.711 I
B
3.947I
B
5.0 I
B
3.0 I
B
1.0 I
B
190
+2
V
DDIO
0.3 V
DDIO
1.368 I
B
6.842I
B
A
A
A
A
A
V
V
mV
A
V
V
参数
条件
民
典型值
最大
单位
LVCMOS （ 1.6V至3.0V操作）
电源电流
(1)
(2)
典型值给出了V
DDIO
= 1.8V和V
DD
= V
DDA
= 1.8V和T
A
= 25°C.
电流转换成设备引脚被定义为正。当期开出的器件引脚定义为负。电压以地为参考
除非另有规定ED 。
提交文档反馈
产品文件夹链接：
LM2512A
3
版权所有 2007年至2013年，德州仪器
LM2512A
SNLS269B - 2007年8月 - 修订2013年5月
www.ti.com
电气特性（续）
在推荐，除非另有规定工作电源和温度范围内。
(1)(2)
符号
I
DD
参数
总电源电流 -
启用
(3)
条件
MC = 80 MHz时，
V
DDIO
棋盘图案
V
DD
/V
DDA
3 MD巷
(4)
MC = 60 MHz时，
V
DDIO
棋盘图案
V
DD
/V
DDA
2 MD巷
电源电流铱捎糜
MC = 60 MHz时，
伪随机
图案
2 MD巷
PD * = L
停止时钟
V
DDIO
V
DD
/V
DDA
V
DDIO
V
DD
/V
DDA
V
DDIO
V
DD
/V
DDA
(3)
(4)
民
典型值
0.02
5.4
0.01
4.1
0.02
3.7
<1
<1
<1
<1
2
5
2
5
最大
0.07
9.0
单位
mA
mA
mA
mA
mA
mA
A
A
A
A
I
DDZ
电源电流 - 禁用
省电模式
TA = 25°C
对于IDD测试 - 输入信号的条件是： （秋千，边，频率， DE = H， VS = L ， HS = L ， RGB棋盘图案： AAAAAA - 555555 ）
总电源电流条件：棋盘数据模式， 20MHz的PCLK （ 3MDs ） ， TYP V
DDIO
= V
DDA
= V
DD
= 1.8V ， MAX VDDIO =
3.0V ， MAX VDDA = VDD = 2.0V 。
开关特性
在推荐，除非另有规定工作电源和温度范围内。
(1)
符号
t
SET
t
HOLD
t
DVBC
t
DVAC
参数
成立时间
保持时间
串行数据有效时钟前
EDGE
串行数据时钟有效后，
EDGE
偏置启动时间
MC脉冲宽度低
MC脉冲宽度高
MC脉冲低电平
MC脉冲LOW - SER PLL
锁定计数器
启用时间 - 时钟启动
关闭时间关机
禁止时间 - 时钟停止
PCLK到MC
OUT
图4
SEE
(5)
PCLK到MC
OUT
科幻gure 3
2
SEE
图9
SER数据脉冲宽度
图2中，
(2) (3)
条件
SER输入
图1
民
5
5
典型值
最大
单位
ns
ns
并行总线时序
串行总线时序
0.38
0.38
UI
UI
上电时序
t
0
t
1
t
2
t
3
t
4
t
PZXclk
t
拉巴斯
t
PXZclk
200
200
20
8
600
SEE
(4)
15
ms
PCLK
周期
PCLK
周期
PCLK
周期
PCLK
周期
PCLK
周期
PCLK
周期
MPL POWER OFF时序
SPI接口
(1)
(2)
(3)
(4)
(5)
4
典型值给出了V
DDIO
= 1.8V和V
DD
= V
DDA
= 1.8V和T
A
= 25°C.
1的UI是串行数据MD脉冲宽度= 1 / 8xPCLK （3 MD车道） ， 1的UI是串行数据MD脉冲宽度= 1 / 12xPCLK （2 MD车道）
这是一个功能参数，并通过设计或表征指定。
使能时间是一个完整的mpl启动由0 + T1 + T2 + T3 + T4的。
由I功能指定
DDZ
参数。另请参阅
网络连接gure 10 。
提交文档反馈
产品文件夹链接：
LM2512A
版权所有 2007年至2013年，德州仪器
LM2512A
www.ti.com
SNLS269B - 2007年8月 - 修订2013年5月
开关特性（续）
在推荐，除非另有规定工作电源和温度范围内。
(1)
符号
t
加
t
高级代表办事处
参数
SPI数据有效（ SDA_device ）查看
图16
SPI数据三态
（ SDA_device ）
条件
民
0
0
典型值
最大
50
50
单位
ns
ns
推荐的输入时序要求（ PCLK和SPI ）
在推荐，除非另有规定工作电源和温度范围内。
符号
f
PCLK
PCLK
DC
t
T
t
STOPpclk
参数
像素时钟频率
像素时钟占空比
转换时间
时钟停止峡
SEE
(2) (3)
SEE
(4)
(3)
(1)
条件
3 MD巷（ 4X ）
2 MD巷（ 6X ）
民
7.5
5
30
2
4
典型值
最大
22.5
15
单位
兆赫
兆赫
%
ns
PCLK
周期
像素时钟（ PCLK ）
50
>2
2
70
SPI接口
f
SCLW
f
SCLR
t
s0
t
s1
t
h1
t
w1h
t
w1l
t
r
t
f
t
0H
t
h0
t
w2
(1)
(2)
(3)
(4)
CSX设置时间
SI设置时间
SI保持时间
SCL脉冲宽高
SCL脉冲宽度低
SCL上升时间
SCL下降时间
SI保持时间
CSX保持时间
CSX关闭时间
SEE
图15
30
65
100
SEE
图15中，
图16
写
读
写
读
SEE
图15
SCL频率
写
读
60
30
30
35
60
35
60
5
5
10
6.67
兆赫
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
典型值给出了V
DDIO
= 1.8V和V
DD
= V
DDA
= 1.8V和T
A
= 25°C.
最大转变时间是时钟速率的函数，并且应当是时钟周期，以保证信号的质量的不到30 ％。
这是一个功能参数，并通过设计或表征指定。
这是个PCLK的需要，以将保持关断用于对器件进行复位的最短时间。一旦PCLK重新应用，一个PLL锁定
是必需的启动顺序之前的视频数据被序列化。
版权所有 2007年至2013年，德州仪器
提交文档反馈
产品文件夹链接：
LM2512A
5
QQ：2881677436 复制
