LM25117
LM25117-Q1
www.ti.com
SNVS714D - 2011年4月 - 修订2012年4月
引脚说明
HTSSOP
针
1
WQFN
针
24
名字
UVLO
描述
欠压锁定编程引脚。如果UVLO引脚电压低于0.4V时，稳压器在
关断模式，所有功能被禁用。如果UVLO引脚电压大于0.4V且小于
1.25V ，稳压器处于待机模式与VCC稳压器运行时，SS引脚接地，且无
在HO和LO输出开关。如果UVLO引脚电压高于1.25V时，SS引脚允许
斜坡和脉冲宽度调制栅极驱动信号传递给HO和LO引脚。一个20μA电流
当UVLO超过1.25V，且流经外部UVLO电阻来提供源代码启用
滞后。
可选逻辑输入，使二极管仿真时，在低状态。在二极管仿真模式下，
低边NMOS被锁断的PWM周期的剩余部分检测反向电流后，
（从输出电流流向接地通过低侧NMOS） 。当DEMB为高电平时，二极管仿真
处于关闭状态，允许电流流过所述低侧NMOS在任一方向流动。一个50kΩ的上拉下来
电阻器内部的LM25117保持DEMB引脚为低电平，并启用二极管仿真，如果该引脚
浮动。
重启定时器引脚可配置打嗝模式电流限制。 RES引脚电容
决定控制器自动重启前，仍处于关闭状态的时间。打嗝模式
开始时，控制器经过逐周期电流的256个连续PWM周期
限制。在此之后，一个10μA电流源充电RES引脚电容为1.25V阈值
并重新启动LM25117 。
一个外部电容器和一个内部10μA电流源设置在误差放大器的爬坡速率
软启动期间的参考。 SS引脚保持低电平时VCC< 4V ， UVLO < 1.25V或在热
关机。
内部振荡器用RT和AGND之间的一个电阻。该
建议的最大振荡频率为750kHz的。内部振荡器可同步到
通过一个小的耦合电容耦合的正脉冲到RT引脚上的外部时钟。
模拟地。返回的内部0.8V参考电压电路和模拟电路。
可选的输入禁用内部VCC稳压器。如果VCCDIS>1.25V ，内部VCC调节器是
禁用。 VCCDIS有一个内部500kΩ的上拉下拉电阻，使VCC稳压器时，该引脚为
悬空。内部500kΩ的上拉下拉电阻可以通过拉VCCDIS 1.25V以上，可以覆盖
由一个电阻分压器连接到一个外部偏置电源。
反馈。反相内部误差放大器的输入端。一个电阻分压器从输出到该引脚套
的输出电压电平。 FB引脚的调节阈值为0.8V 。
输出内部误差放大器。环路补偿网络应连接在此之间
引脚和FB引脚。
电流监视器输出。提供所感测的电感器电流的平均值。直接监控CM之间
和AGND 。 CM应悬空时不使用的位。
PWM斜坡信号。一个外部电阻和电容之间连接的SW引脚， RAMP引脚和
AGND引脚设置PWM斜坡斜率。选择合适的元件值可产生一个RAMP
信号，模拟的电感器的AC分量的斜率正比于输入电源电压。
电流检测放大器的输入端。连接至电流检测电阻的高侧。
开地连接到电流检测电阻器。直接连接到电流的低侧
检流电阻。
电源接地返回引脚的低边NMOS栅极驱动器。直接连接到电流的低侧
检流电阻。
低边NMOS栅极驱动输出。连接到低侧同步NMOS晶体管的栅极
通过一条短而低电感的路径。
偏置电源引脚。本地去耦使用低ESR / ESL电容尽量靠近控制器PGND
成为可能。
开关降压稳压器的节点。连接到自举电容的源极端子
高侧NMOS晶体管和低侧NMOS管通过一个短，低电感的漏极端子
路径。
高边NMOS栅极驱动输出。通过一个连接到高侧NMOS晶体管的栅极
总之，低电感的路径。
高边驱动器电源的自举栅极驱动器。连接到外部引导的阴极
二极管和自举电容。自举电容器提供电流到高侧充电
NMOS的栅极，应尽可能靠近控制器可能。
电源电压输入源VCC稳压器。
包装的裸焊盘。电气隔离。应焊接到接地平面，以减少
热阻。
没有电接触。
提交文档反馈
3
2
1
DEMB
3
2
水库
4
3
SS
5
4
RT
6
7
5
7
AGND
VCCDIS
8
9
10
11
8
9
10
11
FB
COMP
CM
坡道
12
13
14
15
16
17
12
13
14
15
16
18
CS
CSG
保护地
LO
VCC
SW
18
19
19
20
HO
HB
20
EP
22
EP
6
VIN
EP
NC
版权所有2011-2012 ，德州仪器
产品文件夹链接：
LM25117 LM25117 -Q1
QQ：2881677436 复制
