LH540203
特点
快速访问时间： 15/20/25/35/50 NS
快速下通时间架构基于
CMOS双端口SRAM技术
输入端口和输出端口有完全
独立的时间
可扩展的广度和深度
全，半满和空状态标志
数据重传功能
TTL兼容的I / O
引脚和功能兼容夏普LH5498
并与上午/ IDT / MS7203
控制信号的自信，对低噪声抗扰度
包：
28引脚， 300mil的PDIP
28引脚， 300mil的SOJ *
32引脚PLCC
CMOS 2048
×
9异步FIFO
功能说明
该LH540203是FIFO （先入先出）存储器
装置中，根据全静态CMOS双端口SRAM技
术，能够存储多达2048九位字。它
遵循业界标准架构和封装
引脚为9位异步FIFO中。每个9位
LH540203字可以由一个标准的8位字节的，
加上奇偶校验位或块标记/帧位。
的输入和输出端口操作完全不知疲倦
pendently彼此的，除非LH540203变
无论是全满，否则完全是空的。在一个端口的数据流量
被认定两种异步， AS-启动
sertive -LOW控制输入：写（w ），用于在数据录入
输入端口，或读（R ），用于检索数据在输出端口。
全，半满和空状态标志监控
何种程度的内存已经充满。该
系统可以利用这些状态输出，以避免
数据丢失的风险，否则可能会出现任何
通过尝试写更多的字到一个已经满
LH540203 ，或者通过尝试来读取附加字
一个已经空LH540203 。当LH540203是
在一个深度级联结构工作时，半满
标志为不可用。
引脚连接
NC
*
28引脚PDIP
28引脚SOJ
*
D
3
D
8
D
4
W
D
8
D
3
D
2
D
1
D
0
XI
FF
Q
0
Q
1
Q
2
Q
3
Q
8
V
SS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
V
CC
D
4
D
5
D
6
D
7
FL / RT
RS
EF
XO / HF
Q
7
Q
6
Q
5
Q
4
R
540203-2D
4
D
2
D
1
D
0
XI
FF
Q
0
Q
1
NC
Q
2
5
6
7
8
9
10
11
12
13
3
2
1
32 31 30
29
28
27
26
25
24
23
22
21
D
6
D
7
NC
FL / RT
RS
EF
XO / HF
Q
7
Q
6
14 15 16 17 18 19 20
NC
*
Q
3
V
SS
Q
8
R
Q
4
注意：
*
=没有外部电气连接被允许。
540203-3D
为PDIP图1.引脚连接和
SOJ *包
图2. PLCC封装引脚连接
*这是一个最终的数据表;除了在SOJ封装的所有引用都超前信息的地位。
Q
5
D
5
W
顶视图
32引脚PLCC
V
CC
顶视图
1
LH540203
CMOS 2048
×
9异步FIFO
复位（ RS ）控制信号返回LH540203
到初始状态，空的，并准备被填充。一
LH540203应该是在每一个系统上电复位
序列。复位操作使内部FIFO-
存储器阵列的写地址指针，以及在读
地址指针，可被设定回零，以指向
LH540203的第一个物理内存位置。任何信息
而此前已被存储在该化
LH540203不是复位操作后可恢复。
一个层叠（深度扩展）方案可能方案需要
通过使用扩张（十一）输入信号mented和
扩展输出（ XO / HF）输出信号。这允许
更深的“有效的FIFO '到用两个来实现
以上LH540203设备，而不会产生额外
延迟（' fallthrough '或' bubblethrough '）的延迟，并且与 -
出存储和检索的任何给定的数据的必要性
字多于一次。在这种级联操作模式中，
1 LH540203设备必须被指定为“一线
负载“或”主“设备，通过接地，其第一负载
（ FL / RT）控制输入;其余LH540203设备
被捆绑的FL / RT输入指定为“奴隶”
HIGH 。因为需要对共享控制信号的
销，所述半满标志和重发功能
不适用于任何“主”或“奴隶” LH540203
器件级联模式下运行。
功能说明（续）
数据字从LH540203的输出读出
在完全相同的顺序，他们写的端口
在其输入端口;也就是说，根据一个先入先出
（ FIFO）队列纪律。由于寻址序列
一个FIFO器件的存储器内部预定义的，不
外部寻址信息是必需的操作
和灰LH540203设备。
落中置换保持了兼容性与
两个较大尺寸和较小尺寸的工业标准
9位异步FIFO中。唯一的变化是在
由隐含内部存储的数据字数量
的满标志和半满标志的状态。
的重传（ RT）的控制信号，使内部
先进先出存储器阵列的读地址指针被设置回
到零，以指向LH540203的第一物理存储器
位置，在不影响内部的FIFO内存 -
阵列写地址指针。因此，重传控制
信号提供了一种机制，使数据的块，
由零的物理地址和当前分隔
写地址的指针值，可以被读出
反复
任意数量的时间。唯一的限制是
无论是读地址指针，也不写地址
在这整个过程中指针可能“缠绕” ，即：
穿越后提前过去的物理位置为零
整个内存。重发功能不可用
当一个LH540203在一个深度发泡操作
配置。
RS
RESET
逻辑
输入
PORT
控制
写
指针
数据输入
D
0
- D
8
产量
PORT
控制
读
指针
W
R
双端口
内存
ARRAY
2048 x 9
...
数据输出
Q
0
- Q
8
旗
逻辑
EF
FF
FL / RT
XI
扩张
逻辑
XO / HF
540203-1
图3. LH540203框图
2
CMOS 2048
×
9异步FIFO
LH540203
引脚说明
针
PIN TYPE
1
描述
针
PIN TYPE
1
描述
D
0
– D
8
Q
0
– Q
8
W
R
EF
FF
I
O / Z
I
I
O
O
输入数据总线
输出数据总线
写请求
读请求
空标志
满标志
XO / HF
XI
FL / RT
RS
V
CC
V
SS
O
I
I
I
V
V
扩展输出/半满标志
扩张
首先加载/重发
RESET
正电源。
地
注意：
1. I =输入， O =输出， Z =高阻抗，V =电源电压电平
操作说明
RESET
该LH540203复位时的复位输入（ RS ）
被拉低。复位初始化操作都读
地址指针和写地址指针，以指向
位置为零时，所述第一物理存储器位置。中
复位操作， XI和FL / RT输入的状态
确定该设备是否是在独立模式或
在深度级联模式。 （请参阅表1和2 ）的复位
操作强制空标志EF被断言
（ EF = LOW ）和半满标志HF和满标志
FF被拉高（ HF = FF = HIGH） ;数据输出引脚
(D
0
– D
8
）被强制进入一个高阻抗状态。
要求每当LH540203复位操作
第一上电。在读（r ）和写（ W）输入
可以在任何状态下启动时的复位动作;
但他们必须为高电平，复位操作前
基于RS的上升沿终止，由时刻t
RRSS
（为
读）或T
WRSS
（写）分别。 （参见图10 ）
写
写周期由写的下降沿启动
（W）的控制输入端。数据建立时间和保持时间必须
对输入的数据可以观察到（四
0
– D
8
） 。写操作
可独立于任何正在进行读发生系统蒸发散OP-
操作。然而，在写操作是可能的，只有在
FIFO非满（即，如果满标志FF高） 。
为W的第一次写入操作之后的下降沿
存储器被填充一半，所述半满标志被置位
（ HF = LOW） 。它保持有效，直到差
写指针和读指针之间的指示
残留在LH540203的数据字被填充
FIFO存储器，以小于或等于一半的其
总容量。半满标志无效
（HF =高）由R的相应上升沿（参见
表3 ）
全旗有效（ FF = LOW）的下降沿
W表示写操作的其填满了最后一个可用的
位置FIFO存储器阵列中。 FF = LOW抑制
进一步的写操作，直到FF是一个有效的清除读
操作。全旗无效（ FF = HIGH ）后
R的下一个上升沿释放另一个存储器地址
化。 （见表3）。
读
读周期由读取的下降沿启动
（R）的控制输入端。读的数据的数据变为有效
输出（Q
0
– Q
8
）经过时间t
A
从下降沿
R.后R会HIGH时，数据输出返回到
高阻抗状态。读操作，可能会出现不知疲倦
pendently的任何正在进行的写入操作。然而，一
读操作是可能的，只有该FIFO非空
（即，如果在空标志EF是高电平） 。
该LH540203的内部读地址和直写
地址指针在这样一种方式，连续的操作
读操作总是访问相同的数据字
下令他们写。空标志置位
（ EF = LOW ）R那下降沿它访问后，
在FIFO存储器中的最后一个可用的数据字。 EF是
无效（ EF =高）后， W的下一个上升沿
加载另一个有效的数据字。 （见表3）。
数据流通
读数据流通模式时会出现读
（ R）控制输入被拉低，而FIFO是空的，
并且在预期的一个写入周期保持低电平。在最后
下一个写周期，空标志EF暂时是
拉高，刚写入的数据字变
可在数据输出（Q
0
– Q
8
）一马克西后
吨的妈妈时间
世界经济论坛
+ t
A
。可能会出现额外的写操作
而R输入保持低电平;但是从唯一数据
第一次写入操作流经的数据输出。
附加数据字，如果有的话，也可以仅通过访问
肘R.
写数据流通模式发生时写
（ W）输入被拉低，而FIFO是满的，并且是
保持低预期的读周期。在该结束
读周期，全旗瞬间被拉高，但
然后立即重新生效响应为W的存在
保持低电平。一个数据字被写入FIFO的
W，上升沿可能出现不早于
t
RFF
+ t
预激
后的读操作。
3
LH540203
CMOS 2048
×
9异步FIFO
表2.扩展插针使用根据
分组模式
I / O
针
STANDALONE
操作说明（续）
重发
在FIFO可重新读取先前读出的数据
由重传功能的装置。重传操作
化是通过脉冲RT输入低电平启动。 R和
W应被撤消（ HIGH）的的持续时间
重发脉冲。在FIFO的内部读地址
指针复位为指向位置为零时，第一物理
存储位置，而内部写地址
指针保持不变。
重发操作之后，在这些数据字
在读地址指针和之间的区域
写地址指针可以通过后续将reaccessed
读操作。重传操作可能会影响
的状态标志FF状态， HF ，和EF ，根据
读地址指针搬迁。没有
限制的次数，该数据块
一个LH540203内可以被读出，通过重复
重发操作和后续的读操作。
一个数据块的最大长度可以是
重发是2048字。请注意，如果写地址
指针永远“环绕”（即，通过位置零
不止一次）重传序列中多操作
系统蒸发散，某些数据字将被丢失。
重传功能不可用时，
LH540203工作在深度级联模式，
因为在FL / RT控制引脚必须用于第一负载
选择，而不是重发控制。
表1分组模式测定
在复位操作
XI
FL /
RT
模式
XO / HF
XI
FL / RT
用法用法用法
级联级联
主
SLAVE
I
XI
接地
从XO
(n-1st
FIFO）
至十一
(n+1st
FIFO）
接地
（逻辑
低）
从XO
(n-1st
FIFO）
至十一
(n+1st
FIFO）
逻辑
高
O
XO / HF
变
HF
变
RT
I
FL / RT
表3.状态标志
数读出的数据的
关键词PRESENT WITHIN
2048
×
9 FIFO
FF
HF
EF
0
1 1024
1025年至2047年
2048
H
H
H
L
H
H
L
L
L
H
H
H
H
1
H
1
L
H
L
X
级联
SLAVE
2
级联
主
2
STANDALONE
XO
XO
HF
XI
XI
（无）
FL
FL
RT
注意事项：
1.复位操作力XO HIGH对于n
th
FIFO ，从而迫使
第十一高电平为第（n + 1）
st
FIFO。
2.术语“主”和“奴”是指运行在深度磁带式
caded分组模式。
3. H = HIGH ; L =低; X =不在乎。
4
CMOS 2048
×
9异步FIFO
LH540203
宽度放大
字宽扩展是通过将mul-实施
tiple LH540203器件并联。每个LH540203
应配置为独立模式。在这种AR-
rangement ，地位标志的行为是相同的
所有设备;因此，原则上，一个代表值对
这些标志可以来源于任何一个设备。
在实践中，最好是派生“复合”的标志值
使用外部逻辑，因为可能会出现轻微的速度
不同实际装置之间的变化。 （参见图
4 ，5和6）。
操作模式
独立配置
当不需要为给定深度的级联
应用中， LH540203放置在独立模式
通过捆绑的扩展输入（十一）接地。这
输入被复位操作时，在内部进行采样。 （见
表1 ）
HF
写
W
R
读
DATA IN
D
0
- D
8
9
LH540203
9
数据输出
Q
0
- Q
8
满标志
FF
EF
空标志
RESET
RS
RT
重发
XI
540203-17
图4.独立的FIFO （ 2048
×
9)
DATA IN
D
0
- D
17
18
9
写
满标志
RESET
W
FF
HF
9
W
R
LH540203
RS
RT
9
XI
RS
HF
EF
LH540203
R
空标志
读
RT
9
XI
重发
18
数据输出
Q
0
- Q
17
540203-18
图5. FIFO字宽扩展（ 2048
×
18)
5
LH540203
特点
快速访问时间： 15/20/25/35/50 NS
快速下通时间架构基于
CMOS双端口SRAM技术
输入端口和输出端口有完全
独立的时间
可扩展的广度和深度
全，半满和空状态标志
数据重传功能
TTL兼容的I / O
引脚和功能兼容夏普LH5498
并与上午/ IDT / MS7203
控制信号的自信，对低噪声抗扰度
包：
28引脚， 300mil的PDIP
28引脚， 300mil的SOJ *
32引脚PLCC
CMOS 2048
×
9异步FIFO
功能说明
该LH540203是FIFO （先入先出）存储器
装置中，根据全静态CMOS双端口SRAM技
术，能够存储多达2048九位字。它
遵循业界标准架构和封装
引脚为9位异步FIFO中。每个9位
LH540203字可以由一个标准的8位字节的，
加上奇偶校验位或块标记/帧位。
的输入和输出端口操作完全不知疲倦
pendently彼此的，除非LH540203变
无论是全满，否则完全是空的。在一个端口的数据流量
被认定两种异步， AS-启动
sertive -LOW控制输入：写（w ），用于在数据录入
输入端口，或读（R ），用于检索数据在输出端口。
全，半满和空状态标志监控
何种程度的内存已经充满。该
系统可以利用这些状态输出，以避免
数据丢失的风险，否则可能会出现任何
通过尝试写更多的字到一个已经满
LH540203 ，或者通过尝试来读取附加字
一个已经空LH540203 。当LH540203是
在一个深度级联结构工作时，半满
标志为不可用。
引脚连接
NC
*
28引脚PDIP
28引脚SOJ
*
D
3
D
8
D
4
W
D
8
D
3
D
2
D
1
D
0
XI
FF
Q
0
Q
1
Q
2
Q
3
Q
8
V
SS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
V
CC
D
4
D
5
D
6
D
7
FL / RT
RS
EF
XO / HF
Q
7
Q
6
Q
5
Q
4
R
540203-2D
4
D
2
D
1
D
0
XI
FF
Q
0
Q
1
NC
Q
2
5
6
7
8
9
10
11
12
13
3
2
1
32 31 30
29
28
27
26
25
24
23
22
21
D
6
D
7
NC
FL / RT
RS
EF
XO / HF
Q
7
Q
6
14 15 16 17 18 19 20
NC
*
Q
3
V
SS
Q
8
R
Q
4
注意：
*
=没有外部电气连接被允许。
540203-3D
为PDIP图1.引脚连接和
SOJ *包
图2. PLCC封装引脚连接
*这是一个最终的数据表;除了在SOJ封装的所有引用都超前信息的地位。
Q
5
D
5
W
顶视图
32引脚PLCC
V
CC
顶视图
1
LH540203
CMOS 2048
×
9异步FIFO
复位（ RS ）控制信号返回LH540203
到初始状态，空的，并准备被填充。一
LH540203应该是在每一个系统上电复位
序列。复位操作使内部FIFO-
存储器阵列的写地址指针，以及在读
地址指针，可被设定回零，以指向
LH540203的第一个物理内存位置。任何信息
而此前已被存储在该化
LH540203不是复位操作后可恢复。
一个层叠（深度扩展）方案可能方案需要
通过使用扩张（十一）输入信号mented和
扩展输出（ XO / HF）输出信号。这允许
更深的“有效的FIFO '到用两个来实现
以上LH540203设备，而不会产生额外
延迟（' fallthrough '或' bubblethrough '）的延迟，并且与 -
出存储和检索的任何给定的数据的必要性
字多于一次。在这种级联操作模式中，
1 LH540203设备必须被指定为“一线
负载“或”主“设备，通过接地，其第一负载
（ FL / RT）控制输入;其余LH540203设备
被捆绑的FL / RT输入指定为“奴隶”
HIGH 。因为需要对共享控制信号的
销，所述半满标志和重发功能
不适用于任何“主”或“奴隶” LH540203
器件级联模式下运行。
功能说明（续）
数据字从LH540203的输出读出
在完全相同的顺序，他们写的端口
在其输入端口;也就是说，根据一个先入先出
（ FIFO）队列纪律。由于寻址序列
一个FIFO器件的存储器内部预定义的，不
外部寻址信息是必需的操作
和灰LH540203设备。
落中置换保持了兼容性与
两个较大尺寸和较小尺寸的工业标准
9位异步FIFO中。唯一的变化是在
由隐含内部存储的数据字数量
的满标志和半满标志的状态。
的重传（ RT）的控制信号，使内部
先进先出存储器阵列的读地址指针被设置回
到零，以指向LH540203的第一物理存储器
位置，在不影响内部的FIFO内存 -
阵列写地址指针。因此，重传控制
信号提供了一种机制，使数据的块，
由零的物理地址和当前分隔
写地址的指针值，可以被读出
反复
任意数量的时间。唯一的限制是
无论是读地址指针，也不写地址
在这整个过程中指针可能“缠绕” ，即：
穿越后提前过去的物理位置为零
整个内存。重发功能不可用
当一个LH540203在一个深度发泡操作
配置。
RS
RESET
逻辑
输入
PORT
控制
写
指针
数据输入
D
0
- D
8
产量
PORT
控制
读
指针
W
R
双端口
内存
ARRAY
2048 x 9
...
数据输出
Q
0
- Q
8
旗
逻辑
EF
FF
FL / RT
XI
扩张
逻辑
XO / HF
540203-1
图3. LH540203框图
2
CMOS 2048
×
9异步FIFO
LH540203
引脚说明
针
PIN TYPE
1
描述
针
PIN TYPE
1
描述
D
0
– D
8
Q
0
– Q
8
W
R
EF
FF
I
O / Z
I
I
O
O
输入数据总线
输出数据总线
写请求
读请求
空标志
满标志
XO / HF
XI
FL / RT
RS
V
CC
V
SS
O
I
I
I
V
V
扩展输出/半满标志
扩张
首先加载/重发
RESET
正电源。
地
注意：
1. I =输入， O =输出， Z =高阻抗，V =电源电压电平
操作说明
RESET
该LH540203复位时的复位输入（ RS ）
被拉低。复位初始化操作都读
地址指针和写地址指针，以指向
位置为零时，所述第一物理存储器位置。中
复位操作， XI和FL / RT输入的状态
确定该设备是否是在独立模式或
在深度级联模式。 （请参阅表1和2 ）的复位
操作强制空标志EF被断言
（ EF = LOW ）和半满标志HF和满标志
FF被拉高（ HF = FF = HIGH） ;数据输出引脚
(D
0
– D
8
）被强制进入一个高阻抗状态。
要求每当LH540203复位操作
第一上电。在读（r ）和写（ W）输入
可以在任何状态下启动时的复位动作;
但他们必须为高电平，复位操作前
基于RS的上升沿终止，由时刻t
RRSS
（为
读）或T
WRSS
（写）分别。 （参见图10 ）
写
写周期由写的下降沿启动
（W）的控制输入端。数据建立时间和保持时间必须
对输入的数据可以观察到（四
0
– D
8
） 。写操作
可独立于任何正在进行读发生系统蒸发散OP-
操作。然而，在写操作是可能的，只有在
FIFO非满（即，如果满标志FF高） 。
为W的第一次写入操作之后的下降沿
存储器被填充一半，所述半满标志被置位
（ HF = LOW） 。它保持有效，直到差
写指针和读指针之间的指示
残留在LH540203的数据字被填充
FIFO存储器，以小于或等于一半的其
总容量。半满标志无效
（HF =高）由R的相应上升沿（参见
表3 ）
全旗有效（ FF = LOW）的下降沿
W表示写操作的其填满了最后一个可用的
位置FIFO存储器阵列中。 FF = LOW抑制
进一步的写操作，直到FF是一个有效的清除读
操作。全旗无效（ FF = HIGH ）后
R的下一个上升沿释放另一个存储器地址
化。 （见表3）。
读
读周期由读取的下降沿启动
（R）的控制输入端。读的数据的数据变为有效
输出（Q
0
– Q
8
）经过时间t
A
从下降沿
R.后R会HIGH时，数据输出返回到
高阻抗状态。读操作，可能会出现不知疲倦
pendently的任何正在进行的写入操作。然而，一
读操作是可能的，只有该FIFO非空
（即，如果在空标志EF是高电平） 。
该LH540203的内部读地址和直写
地址指针在这样一种方式，连续的操作
读操作总是访问相同的数据字
下令他们写。空标志置位
（ EF = LOW ）R那下降沿它访问后，
在FIFO存储器中的最后一个可用的数据字。 EF是
无效（ EF =高）后， W的下一个上升沿
加载另一个有效的数据字。 （见表3）。
数据流通
读数据流通模式时会出现读
（ R）控制输入被拉低，而FIFO是空的，
并且在预期的一个写入周期保持低电平。在最后
下一个写周期，空标志EF暂时是
拉高，刚写入的数据字变
可在数据输出（Q
0
– Q
8
）一马克西后
吨的妈妈时间
世界经济论坛
+ t
A
。可能会出现额外的写操作
而R输入保持低电平;但是从唯一数据
第一次写入操作流经的数据输出。
附加数据字，如果有的话，也可以仅通过访问
肘R.
写数据流通模式发生时写
（ W）输入被拉低，而FIFO是满的，并且是
保持低预期的读周期。在该结束
读周期，全旗瞬间被拉高，但
然后立即重新生效响应为W的存在
保持低电平。一个数据字被写入FIFO的
W，上升沿可能出现不早于
t
RFF
+ t
预激
后的读操作。
3
LH540203
CMOS 2048
×
9异步FIFO
表2.扩展插针使用根据
分组模式
I / O
针
STANDALONE
操作说明（续）
重发
在FIFO可重新读取先前读出的数据
由重传功能的装置。重传操作
化是通过脉冲RT输入低电平启动。 R和
W应被撤消（ HIGH）的的持续时间
重发脉冲。在FIFO的内部读地址
指针复位为指向位置为零时，第一物理
存储位置，而内部写地址
指针保持不变。
重发操作之后，在这些数据字
在读地址指针和之间的区域
写地址指针可以通过后续将reaccessed
读操作。重传操作可能会影响
的状态标志FF状态， HF ，和EF ，根据
读地址指针搬迁。没有
限制的次数，该数据块
一个LH540203内可以被读出，通过重复
重发操作和后续的读操作。
一个数据块的最大长度可以是
重发是2048字。请注意，如果写地址
指针永远“环绕”（即，通过位置零
不止一次）重传序列中多操作
系统蒸发散，某些数据字将被丢失。
重传功能不可用时，
LH540203工作在深度级联模式，
因为在FL / RT控制引脚必须用于第一负载
选择，而不是重发控制。
表1分组模式测定
在复位操作
XI
FL /
RT
模式
XO / HF
XI
FL / RT
用法用法用法
级联级联
主
SLAVE
I
XI
接地
从XO
(n-1st
FIFO）
至十一
(n+1st
FIFO）
接地
（逻辑
低）
从XO
(n-1st
FIFO）
至十一
(n+1st
FIFO）
逻辑
高
O
XO / HF
变
HF
变
RT
I
FL / RT
表3.状态标志
数读出的数据的
关键词PRESENT WITHIN
2048
×
9 FIFO
FF
HF
EF
0
1 1024
1025年至2047年
2048
H
H
H
L
H
H
L
L
L
H
H
H
H
1
H
1
L
H
L
X
级联
SLAVE
2
级联
主
2
STANDALONE
XO
XO
HF
XI
XI
（无）
FL
FL
RT
注意事项：
1.复位操作力XO HIGH对于n
th
FIFO ，从而迫使
第十一高电平为第（n + 1）
st
FIFO。
2.术语“主”和“奴”是指运行在深度磁带式
caded分组模式。
3. H = HIGH ; L =低; X =不在乎。
4
CMOS 2048
×
9异步FIFO
LH540203
宽度放大
字宽扩展是通过将mul-实施
tiple LH540203器件并联。每个LH540203
应配置为独立模式。在这种AR-
rangement ，地位标志的行为是相同的
所有设备;因此，原则上，一个代表值对
这些标志可以来源于任何一个设备。
在实践中，最好是派生“复合”的标志值
使用外部逻辑，因为可能会出现轻微的速度
不同实际装置之间的变化。 （参见图
4 ，5和6）。
操作模式
独立配置
当不需要为给定深度的级联
应用中， LH540203放置在独立模式
通过捆绑的扩展输入（十一）接地。这
输入被复位操作时，在内部进行采样。 （见
表1 ）
HF
写
W
R
读
DATA IN
D
0
- D
8
9
LH540203
9
数据输出
Q
0
- Q
8
满标志
FF
EF
空标志
RESET
RS
RT
重发
XI
540203-17
图4.独立的FIFO （ 2048
×
9)
DATA IN
D
0
- D
17
18
9
写
满标志
RESET
W
FF
HF
9
W
R
LH540203
RS
RT
9
XI
RS
HF
EF
LH540203
R
空标志
读
RT
9
XI
重发
18
数据输出
Q
0
- Q
17
540203-18
图5. FIFO字宽扩展（ 2048
×
18)
5
QQ：2881677436 复制
