订购数量： ENN * 6615A
CMOS IC
LC898093KW ， 898093KL
40 ×回放/ 16 ×写入CD -R / RW编码器/解码器IC
与内置ATAPI接口
初步
功能
CD-ROM解码器/编码器的功能
CD解码器/编码器功能
坑和摆动CLV伺服
CAV音响的功能
ATAPI接口（包括寄存器块）
子码编码器/解码器功能
ATIP解调器/解码器ATIP
支持BURN-记录证明
写入策略功能（ CD -R / RW ）
CAV音响功能
提供16 ×写入的CD -R / RW ，由于写入策略
功能
内置ATAPI接口（支持Ultra DMA 33的支持）
支持40 ×解码和16 ×编码。
时钟频率： 33.8688 MHz的
传输速率：最高可达16.6 MB /秒（在32 × IORDY
使用） ，高达33 MB /秒时的Ultra DMA使用。这些
数据基于16位45 ns的EDO DRAM使用。
从缓冲器RAM的164兆比特都可以使用。 （ 16位
数据总线EDO DRAM ）
用户可以自由设定的CD主渠道， C2标志，
和子码区中的缓冲RAM 。
批量传输函数（功能用于将CD
主信道， C2标志，子码，并且在其它数据
单人操作）
多传递函数（功能自动
传输多个块到主机中的单个
操作）
CAV音响功能
支持Ultra DMA模式0 ，1和2 。
特点
ECC和EDC校正/增加（解码/编码）
为CD-ROM数据。
用于ECC错误校正/增加（解码/编码）
子码数据
在数字伺服系统中实现伺服控制
（解码/编码）
使用ATIP数据CLV伺服控制（编码）
ATIP解码功能和CRC校验功能
（解码/编码）
中国保监会代码生成和加法和EFM
调制（编码）的
“ BURN -证明”代表证对下运行缓冲
错误，而不是对燃烧的证据。
“ BURN -证明”是三洋电机有限公司的商标。
描述或此处包含的任何及所有SANYO产品没有特定网络连接的阳离子，能够处理
适用于要求极高的可靠性，如生命支持系统，飞机的
控制系统或其他应用程序的故障可合理预期会导致严重的
物理和/或财产损失。使用前，用您的SANYO代表咨询离您最近的
描述或在此类应用中所包含的所有三洋的产品。
三洋承担所造成的产品使用AT值的设备故障不承担责任的原则
超越，即使是瞬间，额定数值（例如最大额定值，工作环境范围或其他
在产品规格中列出的所有参数）和所有SANYO产品描述或包含
在本文中。
三洋电机有限公司。半导体公司
东京办事处东京大厦。 ， 1-10 ， 1丁目，上野，台东区，东京， 110-8534 JAPAN
20802TN （ OT ） / 11201RM （ OT ）第6615-1 / 14
LC898093KW ， 898093KL
电气特性
在Ta = -30 + 70 ° C，V
SS
= 0 V, V
DD
= 4.5 5.5 V
参数
输入高电平电压
输入低电平电压
输入高电平电压
输入低电平电压
输入高电平电压
输入低电平电压
输入高电平电压
输入低电平电压
输入高电平电压
输入低电平电压
输入高电平电压
输入低电平电压
输入高电平电压
输入低电平电压
模拟输入电压
输出高电平电压
输出低电平电压
输出高电平电压
输出低电平电压
输出高电平电压
输出低电平电压
输出高电平电压
输出低电平电压
输出低电平电压
输出高电平电压
输出低电平电压
输出高电平电压
输出低电平电压
模拟输出电压
输入漏电流
输出漏电流
上拉电阻
上拉电阻
上拉电阻
上拉电阻
符号
V
IH
V
IL
V
IH
V
IL
V
IH
V
IL
V
IH
V
IL
V
IH
V
IL
V
IH
V
IL
V
IH
V
IL
V
ANI
V
OH
V
OL
V
OH
V
OL
V
OH
V
OL
V
OH
V
OL
V
OL
V
OH
V
OL
V
OH
V
OL
V
ANO
I
IL
I
OZ
R
UP
R
UP
R
UP
R
UP
条件
评级
民
2.2
0.8
2.2
0.8
2.2
0.8
2.4
0.8
2.4
0.8
0.7 V
DD
0.3 V
DD
0.7 V
DD
0.3 V
DD
1/4 V
DD
V
DD
– 2.1
0.4
V
DD
– 2.1
0.4
V
DD
– 2.1
0.4
V
DD
– 2.1
0.4
0.4
V
DD
– 2.1
0.4
2.4
0.4
1/4 V
DD
–10
–10
50
40
7
7
100
80
10
10
3/4 V
DD
+10
+10
200
160
13
13
3/4 V
DD
典型值
最大
单位
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
A
A
k
k
k
k
TTL电平输入：（1）
用TTL电平输入内置的上拉电阻器（ 4），（ 17）
内置有下拉电阻TTL电平输入： （16）
TTL电平的施密特触发器输入： （ 0 ） ， （ 7 ）
TTL电平的施密特触发器输入
内置的上拉电阻器（ 9），（ 14）
CMOS电平的施密特触发器输入： （ 19 ）
内置有上拉电阻， CMOS电平的输入： （10）
(11)
I
OH
= -12毫安： （ 20 ）
I
OL
= 12毫安： （ 20 ）
I
OH
= -4毫安： （ 21 ）
I
OL
= 4毫安： （ 21 ）
I
OH
= -8毫安： （ 3 ） ， （ 8 ）
I
OL
= 8毫安： （ 3 ） ， （ 8 ）
I
OH
= -2 mA的： （ 2 ） ， （ 4 ） ， （ 6 ）
I
OL
= 2毫安： （ 2 ） ， （ 4 ） ， （ 6 ）
I
OL
= 2毫安： （ 5 ）
I
OH
= -8毫安：（7） ，（12） ，（14） ，（15）
I
OL
= 24毫安：（7） ，（12） ，（14） ，（15）
I
OH
= -6毫安： （ 17 ） ， （ 18 ）
I
OL
= 6毫安： （ 17 ） ， （ 18 ）
(22)
V
I
= V
SS
, V
DD
: (0), (1), (7), (9)
在高阻抗输出状态：（2） ，（7） ，（8） ，（12） ，（13）
(14), (15)
(10)
(4), (5)
(9), (13), (14)
(15)
适用针组列于下页。
第6615-3 / 14
LC898093KW ， 898093KL
适用销
【输入】
（ 0 ）·· ·· ·· CS ， RD ， WR ， RESET ， WOBBLE ， CS1FX ， CS3FX ， DIOR ， DIOW ，科技人力资源， DA0到DA2 ， DMACK
（ 9 ）·· ·· ·· DMACK
（ 1 ）·· ·· ·· TEST0到TEST3 ， SUA0到SUA7
（ 16 ）·· ·· · TEST4
（ 10 ）·· ·· · FG
（ 11 ）·· ·· AD0 ， AD1 ， RREC ， FE ， TE ， VREF ， FR ， OPP ， CSS ， PCKISTF ， PCKISTP ， EFMIN ， EFMIN2 ， SLCIST1 ，
SLCIST2
（ 19 ）·· ·· · WRITE
[OUTPUT]
（ 2 ）·· ·· ·· PDS1到PDS3
（ 18 ）·· ·· · RA0到RA9 ， CAS0和CAS1 ， RAS0到RAS2 ， LWE ，西英格兰大学， OE
（ 3 ）·· ·· ·· SSP2 / 1 ， RAPC ， WAPC ， H11T0 ， LDH ， ATEST3 / 1 ， WDAT ， NWDAT ， EFMG ，休克， LOCK ， EFMO
（ 5 ）·· ·· ·· INT0为INT1 ， SWAIT
（ 6 ）·· ·· ·· LDON
（ 12 ）·· ·· · INTRQ ， IOCS16
（ 13 ）·· ·· · IORDY
（ 15 ）·· ·· · DMARQ
（ 20 ）·· ·· · PCK2 ， SUBSYNC
（ 21 ）·· ·· · DSLB
（ 22 ）·· ·· · SDA0到SDA2 ， TDO ， FDO ， SLDO ， SPDO ， JITC ， LOUT ， ROUT ， PDO ， RPO ， SLDO ， SLCO1到SLCO3
[ INOUT ]
（ 4 ）·· ·· ·· D0到D7
（ 17 ）·· ·· · IO0到IO15
（ 7 ）·· ·· ·· DD0到DD15
（ 8 ）·· ·· ·· BIDATA ， BICLK ， ATIPSYNC ， ACRCNG
（ 14 ）·· ·· · DASP ， PDIAG
注： XTAL0引脚的直流特性没有指定。
上拉和下拉电阻上销（ 9），（ 13 ），（14 ）和（ 15）是在复位之后被禁用。
第6615-4 / 14
LC898093KW ， 898093KL
框图
LC898093K
数据总线[0：7 ]
写入策略
＆放大器;
链接位置
ATIP / CLV伺服
ATIPSYNC
子码I / F
去interleve / interleve
数字伺服
＆放大器;
保监会ENDEC
地址发生器
子码ECC
地址发生器
*10
内存
数据总线[ 0:15 ]地址总线[ 0:21 ]
*12
*1
*2
CAV -音频
DAC
*13
CD - DSP I / F
&同步
探测器
解扰&
缓冲
地址发生器
ECC & EDC
地址发生器
主持人
*3
*4
*5
INT0 ， INT1
*6
微
调节器
*7
ZSWAIT
XTALCK0
XTAL0
PLL
＆放大器;
时钟
发电机
每个块
每个块
注册
R0-R255
解码器
地址发生器
每个块
总线控制
信号
外
公共汽车
ARBITER
＆放大器;
DRAM
调节器
*8
*9
卜FF器
IDE I / F座
基于HISIDE
DRAM
数据输入输出I / F
微控制器
内存访问
地址发生器
A13486
*1
*2
*3
*4
*5
*6
*7
*8
*9
*10
*12
*13
**1
DSLB （ pin96 ） ，以FR （ pin123 ） ， CSS （ pin126 ）到SPD （ pin142 ） ，冲击（ pin147 ）到PCK2 （ pin155 ）
SUBSYNC
DD0到DD15 ， DASP ， PDIAG
CS1FX ， CS3FX ， DA0到DA2 ， DIOR ， DIOW ， DMACK
DMARQ ， HINTRQ ， IOCS16 ， IORDY
RD ， WR ， SUA0到SUA7 ， CS
D0到D7
IO0到IO15
RA0到RA9 ， RAS0 ， RAS1 ， RAS2 ， CAS0 ， CAS1 ， OE ，西英格兰大学， LWE
WOBBLE ， ATIPSYNC ， BIDATA ， BICLK
WRITE ， SSP2 / 1 ， RAPC ， WAPC ， H11T0 ， LDH ， ATEST3 ， ATEST1 ， WDAT ， NWDAT ， EFMG
LOUT ， ROUT
HISIDE （ WD25C32 ）由WESTERN DIGITAL进行。
第6615-5 / 14
QQ：2881677436 复制
