订购数量： EN5875
CMOS IC
LC72708E
调频多重广播接收集成电路
移动VICS系统
概观
该LC72708E是一个数据解调集成电路，用于接收
调频多工广播的移动接收器
DARC格式。该LC72708E还包括一个内置的
译码器电路执行的VICS数据处理。这
允许该IC来实现紧凑型高功能
VICS接收系统。注意，与VICS合同
以评估该IC或来样订做中心要求
支持VICS系统大规模生产的产品。
包装尺寸
单位：mm
3148-QIP44MA
[LC72708E]
功能
SCF基免调整76 kHz的带通滤波器
VICS解码器电路
根据一个1T延迟的MSK延迟检测电路
根据一个2T延迟纠错功能（在
MSK检测阶段）
数字PLL基于时钟再生电路
移位寄存器型1T和2T延迟电路
块和帧同步检测电路
功能，用于设置允许的BIC的错误的数量，
同步保护的数目。
使用（ 272 ， 190 ）码的纠错
第4层的CRC校验码电路
片内帧存储器和存储器控制电路，用于
垂直校正
7.2 - MHz晶体振荡器电路
两个省电功能（待机和欧盟停止）
三洋： QIP44MA
建行是SANYO ELECTRIC CO 。 ， LTD。的注册商标。
建行是三洋独创总线格式，所有的公交车
地址，由SANYO控制。
三洋电机有限公司。半导体公司经营业务总部
东京办事处东京大厦。 ， 1-10 ， 1丁目，上野，台东区，东京， 110-8534 JAPAN
71598RM （ OT ）第5875-1 / 15
LC72708E
特定网络阳离子
绝对最大额定值
在Ta = 25 ° C，V
SS
= 0 V
参数
最大电源电压
输入电压
符号
V
DD
最大
V
IN
1
V
IN
2
V
OUT
1
V
OUT
2
I
OUT
钯最大
TOPR
TSTG
Ta
≤
85°C
CE， CL ， DI ， RST ， STNBY
销比V等
IN
1
DO
销比V等
OUT
1
BLOCK ，羊群， BCK ， FCK ， DO
条件
评级
-0.3到+7.0
-0.3到+7.0
-0.3到V
DD
+0.3
-0.3到+7.0
-0.3到V
DD
+0.3
0 4.0
250
-40至+85
-55到+125
单位
V
V
V
V
V
mA
mW
°C
°C
输出电压
输出电流
允许功耗
工作温度
储存温度
允许的工作范围
在Ta = -40+ 80 ° C，V
SS
= 0 V
参数
电源电压
输入高电平电压
输入低电平电压
振荡器频率
输入灵敏度
输入幅度
[串行I / O * ]
时钟低级别的时间
时钟高电平时间
数据建立时间
数据保持时间
CE等待时间
CE建立时间
CE保持时间
数据锁存器更改时间
数据输出时间
4层CRC更改时间
记
*:
见串行数据时序图。
t
CL
t
CH
t
SU
t
HD
t
EL
t
ES
t
EH
t
LC
t
DD0
t
CRC
CL
CL
CL ， DI
CL ， DI
CL ，CE
CL ，CE
CL ，CE
CE
DO ， CL
CRC4 ， CL
277
0.7
0.7
0.7
0.7
0.7
0.7
0.7
0.7
555
0.7
s
s
s
s
s
s
s
s
ns
s
符号
V
DD
V
IH
V
IL
F
OSC
V
XI
V
MPX
CL ， CE， DI ， RST ， STNBY
CL ， CE， DI ， RST ， STNBY
该IC工作在一个范围内的频率
± 250 ppm的精度
与电容耦合正弦波输入
TO X
IN
MPXIN ， 100 ％调制复合
400
150
条件
评级
民
4.5
0.7 V
DD
V
SS
7.2
1500
500
典型值
最大
5.5
5.5
0.3 V
DD
单位
V
V
V
兆赫
毫伏有效值
毫伏有效值
电气特性
在V
DD
= 4.5 5.5伏，在可允许的操作范围
参数
输出高电平电压
输出低电平电压
输入高电平电流
输入低电平电流
输入阻抗
参考电压输出
带通滤波器的中心频率
-3 dB带宽
带延迟的时间差
收益
符号
V
OH
1
V
OL
1
V
OL
2
I
IH
1
I
IH
2
I
IL
R
MPX
V
REF
F
C
F
BW
D
GD
收益
ATT1
ATT2
阻带衰减
ATT3
ATT4
条件
I
O
= 2毫安， BCK ， FCK ， BLOCK ，羊群，
CRC4 ， INT ， CLK16 ， DATA ， IC1 ， IC2
I
O
= 2毫安，适用于在相同的针与V
OH
1
I
O
= 2毫安， DO
V
IN
= 5.5 V ， CE ， CL ， DI ， RST ， STNBY
V
IN
= V
DD
比我其他的D，输入引脚
IH
1
V
IN
= V
SS
D， CL ， CE， DI ， RST ， STNBY ，
TP0到TP8 ， TPC1 2 ， TOSEL1 2 ，测试
MPXIN - VSSA;该F = 0至100千赫
V
REF
，的Vdda = 5 V
FLOOUT
藐视
藐视
MPXIN -藐视， F = 76千赫
藐视， F = 50千赫
藐视， F = 100千赫
藐视， F = 30千赫
藐视， F = 150千赫
25
15
50
50
20
50
2.5
76.0
19.0
±5
评级
民
V
DD
– 0.4
0.4
0.4
1.0
1.0
–1.0
典型值
最大
单位
V
V
V
A
A
A
k
V
千赫
千赫
s
dB
dB
dB
dB
dB
接下页。
第5875-2 / 15
LC72708E
从接下页。
参数
关闭输出漏电流
滞后电压
内部反馈电阻
漏电流
符号
I
关闭
V
他的
R
f
I
DD
V
O
= V
DD
D， DO
CL ， CE， DI ， RST ， STNBY
X
IN
, X
OUT
0.1 V
DD
1.0
18
25
条件
评级
民
典型值
最大
5
单位
A
V
M
mA
框图
1T延迟
时钟
再生
2T延迟
同步
再生
定时
控制
错误
更正
2层
CRC
MSK
更正
PN
解码
数据
ANTIALIASING
滤波器
VICS处理
电路
存储阵列
4层CRC
输出控制
（ CPU接口）
地址
引脚分配
第5875-3 / 15
LC72708E
从接下页。
PIN号
引脚名称
功能
I / O
电路类型
35
V
REF
基准电压输出（的Vdda / 2）
产量
37
34
2, 10, 24
11,23, 43
V
DD
A
V
SS
A
V
DD
D
V
SS
D
模拟系统的电源
模拟系统接地
数字系统电源（ 4.5至5.5V）
数字地面系统
—
—
—
—
注：至少2000的pF的电容必须V之间插入
DD
D和V
SS
D会使用这种IC 。
数据I / O技术
建行技术
三洋音频集成电路的输入，并使用三洋建行（计算机控制总线）标准，该标准是一个串行总线输出数据
格式。该IC采用8位地址，建行，并使用以下地址。
I / O模式
输入
产量
输入
地址
B0
0
1
0
B1
1
1
0
B2
0
0
1
B3
1
1
1
A0
1
1
1
A1
1
1
1
A2
1
1
1
A3
1
1
1
16位的控制数据输入
为输入时钟数据输出（CL）的
数据输入（以8比特为单位），用于第4层的CRC校验电路
功能
数据输入时序
内部数据锁存
数据输出时序
注： DO引脚通常处于打开状态。
由于DO销是一个n沟道漏极开路引脚，所需要的数据所需的时间，从低电平变到高电平取决于的值
的上拉电阻。
第5875-5 / 15
订购数量： EN5875
CMOS IC
LC72708E
调频多重广播接收集成电路
移动VICS系统
概观
该LC72708E是一个数据解调集成电路，用于接收
调频多工广播的移动接收器
DARC格式。该LC72708E还包括一个内置的
译码器电路执行的VICS数据处理。这
允许该IC来实现紧凑型高功能
VICS接收系统。注意，与VICS合同
以评估该IC或来样订做中心要求
支持VICS系统大规模生产的产品。
包装尺寸
单位：mm
3148-QIP44MA
[LC72708E]
功能
SCF基免调整76 kHz的带通滤波器
VICS解码器电路
根据一个1T延迟的MSK延迟检测电路
根据一个2T延迟纠错功能（在
MSK检测阶段）
数字PLL基于时钟再生电路
移位寄存器型1T和2T延迟电路
块和帧同步检测电路
功能，用于设置允许的BIC的错误的数量，
同步保护的数目。
使用（ 272 ， 190 ）码的纠错
第4层的CRC校验码电路
片内帧存储器和存储器控制电路，用于
垂直校正
7.2 - MHz晶体振荡器电路
两个省电功能（待机和欧盟停止）
三洋： QIP44MA
建行是SANYO ELECTRIC CO 。 ， LTD。的注册商标。
建行是三洋独创总线格式，所有的公交车
地址，由SANYO控制。
三洋电机有限公司。半导体公司经营业务总部
东京办事处东京大厦。 ， 1-10 ， 1丁目，上野，台东区，东京， 110-8534 JAPAN
71598RM （ OT ）第5875-1 / 15
LC72708E
特定网络阳离子
绝对最大额定值
在Ta = 25 ° C，V
SS
= 0 V
参数
最大电源电压
输入电压
符号
V
DD
最大
V
IN
1
V
IN
2
V
OUT
1
V
OUT
2
I
OUT
钯最大
TOPR
TSTG
Ta
≤
85°C
CE， CL ， DI ， RST ， STNBY
销比V等
IN
1
DO
销比V等
OUT
1
BLOCK ，羊群， BCK ， FCK ， DO
条件
评级
-0.3到+7.0
-0.3到+7.0
-0.3到V
DD
+0.3
-0.3到+7.0
-0.3到V
DD
+0.3
0 4.0
250
-40至+85
-55到+125
单位
V
V
V
V
V
mA
mW
°C
°C
输出电压
输出电流
允许功耗
工作温度
储存温度
允许的工作范围
在Ta = -40+ 80 ° C，V
SS
= 0 V
参数
电源电压
输入高电平电压
输入低电平电压
振荡器频率
输入灵敏度
输入幅度
[串行I / O * ]
时钟低级别的时间
时钟高电平时间
数据建立时间
数据保持时间
CE等待时间
CE建立时间
CE保持时间
数据锁存器更改时间
数据输出时间
4层CRC更改时间
记
*:
见串行数据时序图。
t
CL
t
CH
t
SU
t
HD
t
EL
t
ES
t
EH
t
LC
t
DD0
t
CRC
CL
CL
CL ， DI
CL ， DI
CL ，CE
CL ，CE
CL ，CE
CE
DO ， CL
CRC4 ， CL
277
0.7
0.7
0.7
0.7
0.7
0.7
0.7
0.7
555
0.7
s
s
s
s
s
s
s
s
ns
s
符号
V
DD
V
IH
V
IL
F
OSC
V
XI
V
MPX
CL ， CE， DI ， RST ， STNBY
CL ， CE， DI ， RST ， STNBY
该IC工作在一个范围内的频率
± 250 ppm的精度
与电容耦合正弦波输入
TO X
IN
MPXIN ， 100 ％调制复合
400
150
条件
评级
民
4.5
0.7 V
DD
V
SS
7.2
1500
500
典型值
最大
5.5
5.5
0.3 V
DD
单位
V
V
V
兆赫
毫伏有效值
毫伏有效值
电气特性
在V
DD
= 4.5 5.5伏，在可允许的操作范围
参数
输出高电平电压
输出低电平电压
输入高电平电流
输入低电平电流
输入阻抗
参考电压输出
带通滤波器的中心频率
-3 dB带宽
带延迟的时间差
收益
符号
V
OH
1
V
OL
1
V
OL
2
I
IH
1
I
IH
2
I
IL
R
MPX
V
REF
F
C
F
BW
D
GD
收益
ATT1
ATT2
阻带衰减
ATT3
ATT4
条件
I
O
= 2毫安， BCK ， FCK ， BLOCK ，羊群，
CRC4 ， INT ， CLK16 ， DATA ， IC1 ， IC2
I
O
= 2毫安，适用于在相同的针与V
OH
1
I
O
= 2毫安， DO
V
IN
= 5.5 V ， CE ， CL ， DI ， RST ， STNBY
V
IN
= V
DD
比我其他的D，输入引脚
IH
1
V
IN
= V
SS
D， CL ， CE， DI ， RST ， STNBY ，
TP0到TP8 ， TPC1 2 ， TOSEL1 2 ，测试
MPXIN - VSSA;该F = 0至100千赫
V
REF
，的Vdda = 5 V
FLOOUT
藐视
藐视
MPXIN -藐视， F = 76千赫
藐视， F = 50千赫
藐视， F = 100千赫
藐视， F = 30千赫
藐视， F = 150千赫
25
15
50
50
20
50
2.5
76.0
19.0
±5
评级
民
V
DD
– 0.4
0.4
0.4
1.0
1.0
–1.0
典型值
最大
单位
V
V
V
A
A
A
k
V
千赫
千赫
s
dB
dB
dB
dB
dB
接下页。
第5875-2 / 15
LC72708E
从接下页。
参数
关闭输出漏电流
滞后电压
内部反馈电阻
漏电流
符号
I
关闭
V
他的
R
f
I
DD
V
O
= V
DD
D， DO
CL ， CE， DI ， RST ， STNBY
X
IN
, X
OUT
0.1 V
DD
1.0
18
25
条件
评级
民
典型值
最大
5
单位
A
V
M
mA
框图
1T延迟
时钟
再生
2T延迟
同步
再生
定时
控制
错误
更正
2层
CRC
MSK
更正
PN
解码
数据
ANTIALIASING
滤波器
VICS处理
电路
存储阵列
4层CRC
输出控制
（ CPU接口）
地址
引脚分配
第5875-3 / 15
LC72708E
从接下页。
PIN号
引脚名称
功能
I / O
电路类型
35
V
REF
基准电压输出（的Vdda / 2）
产量
37
34
2, 10, 24
11,23, 43
V
DD
A
V
SS
A
V
DD
D
V
SS
D
模拟系统的电源
模拟系统接地
数字系统电源（ 4.5至5.5V）
数字地面系统
—
—
—
—
注：至少2000的pF的电容必须V之间插入
DD
D和V
SS
D会使用这种IC 。
数据I / O技术
建行技术
三洋音频集成电路的输入，并使用三洋建行（计算机控制总线）标准，该标准是一个串行总线输出数据
格式。该IC采用8位地址，建行，并使用以下地址。
I / O模式
输入
产量
输入
地址
B0
0
1
0
B1
1
1
0
B2
0
0
1
B3
1
1
1
A0
1
1
1
A1
1
1
1
A2
1
1
1
A3
1
1
1
16位的控制数据输入
为输入时钟数据输出（CL）的
数据输入（以8比特为单位），用于第4层的CRC校验电路
功能
数据输入时序
内部数据锁存
数据输出时序
注： DO引脚通常处于打开状态。
由于DO销是一个n沟道漏极开路引脚，所需要的数据所需的时间，从低电平变到高电平取决于的值
的上拉电阻。
第5875-5 / 15
QQ：2881677436 复制
