的ispMACH 4000V / B / C / Z系列
2007年11月
最酷的电源
C
TM
3.3V / 2.5V / 1.8V在系统可编程
超快
TM
高密度可编程逻辑器件
数据表DS1020
特点
■
高性能
■
广泛的设备发售
多种温度范围支持
- 商业： 0 90 ° C的结（T
j
)
- 工业级： -40至105 ° C的结（T
j
)
- 扩展： -40 130 ° C的结（T
j
)
对于AEC -Q100标准的设备，请参阅
LA-的ispMACH 4000V / Z汽车数据表
f
最大
= 400MHz的最高工作频率
t
PD
=为2.5ns传输延迟
多达四个全局时钟引脚可编程
时钟极性控制
高达每路输出80的PT
■
易于设计
增强的宏单元与个别时钟，
复位，预置和时钟使能控制
最多四个全球OE控制
每个I个别地方的OE控制/ O引脚
卓越的首次圆弧设计
TM
并重新连接吨
快速路， SpeedLocking
TM
径，宽-PT
路径
宽输入门（ 36输入逻辑块）快速
计数器，状态机和地址解码器
■
便于系统集成
对功耗敏感的消费类高级解决方案
应用
操作与3.3V ， 2.5V或1.8V LVCMOS I / O
操作与3.3V （ 4000V ） ， 2.5V （ 4000B ）或
1.8V （ 4000C / Z）用品
5V容限I / O为3.3 LVCMOS ，LVTTL和PCI
接口
热插拔
开漏能力
输入上拉，下拉或总线保持
可编程输出摆率
3.3V PCI兼容
IEEE 1149.1边界扫描测试的
3.3V / 2.5V / 1.8V在系统可编程
（ ISP ）使用IEEE 1532兼容接口
I / O具有快速安装路径销
无铅封装选项
■
零功率（的ispMACH 4000Z ）和低
功率（的ispMACH 4000V / B / C ）
典型静态电流为10μA （ 4032Z ）
典型静态电流降至1.3mA（ 4000C ）
1.8V核低功耗动态
的ispMACH 4000Z运营降至1.6V V
CC
表1的ispMACH 4000V / B / C系列选购指南
的ispMACH
4032V/B/C
宏单元
I / O +专用输入
t
PD
（纳秒）
t
S
（纳秒）
t
CO
（纳秒）
f
最大
（兆赫）
电源电压（ V）
引脚/包
32
30+2/32+4
2.5
1.8
2.2
400
3.3/2.5/1.8V
44 TQFP
48 TQFP
的ispMACH
4064V/B/C
64
30+2/32+4/
64+10
2.5
1.8
2.2
400
3.3/2.5/1.8V
44 TQFP
48 TQFP
100 TQFP
的ispMACH
4128V/B/C
128
64+10/92+4/
96+4
2.7
1.8
2.7
333
3.3/2.5/1.8V
的ispMACH
4256V/B/C
256
64+10/96+14/
128+4/160+4
3.0
2.0
2.7
322
3.3/2.5/1.8V
的ispMACH
4384V/B/C
384
128+4/192+4
3.5
2.0
2.7
322
3.3/2.5/1.8V
的ispMACH
4512V/B/C
512
128+4/208+4
3.5
2.0
2.7
322
3.3/2.5/1.8V
100 TQFP
128 TQFP
144 TQFP
1
100 TQFP
144 TQFP
1
176 TQFP
256 ftBGA
2
/
引脚fpBGA
2, 3
176 TQFP
256 ftBGA /
引脚fpBGA
3
176 TQFP
256 ftBGA /
引脚fpBGA
3
1. 3.3V （ 4000V ）而已。
2. 128 I / O和160 -I / O CON连接gurations 。
3.使用256 ftBGA包，所有新设计。请参阅PCN ＃ 14A -07为256引脚fpBGA封装中止。
2007莱迪思半导体公司莱迪思的所有商标，注册商标，专利和网站上列出的www.latticesemi.com/legal 。所有其他品牌
或产品名称均为其各自所有者的注册商标。本文中的说明和信息，如有变更，恕不另行通知。
www.latticesemi.com
1
DS1020_23.0
莱迪思半导体公司
表2的ispMACH 4000Z系列选购指南
的ispMACH 4032ZC
宏单元
I / O +专用输入
t
PD
（纳秒）
t
S
（纳秒）
t
CO
（纳秒）
f
最大
（兆赫）
电源电压（ V）
马克斯。待机电流Icc （ μA ）
引脚/包
32
32+4/32+4
3.5
2.2
3.0
267
1.8
20
48 TQFP
56型csBGA
的ispMACH 4000V / B / C / Z系列数据手册
的ispMACH 4064ZC
64
32+4/32+12/
64+10/64+10
3.7
2.5
3.2
250
1.8
25
48 TQFP
56型csBGA
100 TQFP
132型csBGA
的ispMACH 4128ZC
128
64+10/96+4
4.2
2.7
3.5
220
1.8
35
的ispMACH 4256ZC
256
64+10/96+6/
128+4
4.5
2.9
3.8
200
1.8
55
100 TQFP
132csBGA
100 TQFP
132型csBGA
176 TQFP
的ispMACH 4000简介
高性能的ispMACH 4000系列莱迪思提供了超快的CPLD解决方案。该系列是一个融合
在系统可编程逻辑器件：莱迪思的两个最流行的体系结构
2000年的ispMACH 4A 。留住最好的两个家庭，
中的ispMACH 4000架构的重点是显着的创新，结合了最高的性能和低
输出功率是在灵活的CPLD系列。
所述的ispMACH 4000结合了高速和低功率与所需的易于设计的灵活性。凭借其
强大的全球路由池和输出路由池，这个系列提供了优异的首次圆弧设计，时序predictabil-
性，路由，引出线保留和密度移植。
在的ispMACH 4000系列提供密度范围从32到512个宏单元。有多个密度I / O的COM
在薄型四方扁平封装（ TQFP ） ，芯片级BGA （型csBGA ）和细间距BGA薄（ ftBGA ）封装组合将
从44至256引脚/球。表1示出了宏小区，封装和I / O选择，以及其他主要的
参数。
在的ispMACH 4000系列具有增强的系统集成能力。它支持3.3V （ 4000V ） ， 2.5V （ 4000B ）
和1.8V （ 4000C / Z）的电源电压和3.3V ， 2.5V和1.8V接口电压。另外，输入可以安全地
驱动到5.5V时，一个I / O组是CON连接gured的3.3V工作电压，使该系列可承受5V 。的的ispMACH
4000还提供了增强的I / O功能，如压摆率控制， PCI兼容，总线保持锁存器，引体向上
电阻，下拉电阻，开漏输出和热插拔。在的ispMACH 4000家庭成员3.3V /
2.5V / 1.8V在系统可编程通过IEEE 1532标准接口。 IEEE标准1149.1边界
扫描测试功能还允许在自动测试设备产品测试。 1532接口信号TCK ，
TMS， TDI和TDO是参考V
CC
（逻辑核心） 。
概观
在的ispMACH 4000器件由多个36路输入， 16个宏单元的通用逻辑块（ GLBs ）相互连接
由一个全球路由池（ GRP ） 。输出路由池（ ORPS ）连接GLBs到I / O模块（IOB ） ，这
包含多个I / O单元。这个体系结构示于图1 。
2
莱迪思半导体公司
图1.功能框图
CLK0/I
CLK1/I
CLK2/I
CLK3/I
V
CCO0
GND
的ispMACH 4000V / B / C / Z系列数据手册
I / O
块
ORP
I / O组0
16
全球路由池
通用
逻辑
块
16
36
16
36
通用
16
逻辑
块
I / O
块
ORP
I / O库1
I / O
块
ORP
16
通用
逻辑
块
16
36
16
36
通用
16
逻辑
块
I / O
块
ORP
所述的I / O中的ispMACH 4000顷分成两个组。每个银行都有一个单独的I / O电源。输入可以
支持多种独立的芯片或银行电源的标准。输出支持标准的COM
兼容与提供给该银行的电源。支持各种标准可以帮助设计者实现
设计在混合电压环境。此外， 5V容限输入是一个I / O组即所配置内特定网络版
连接至V
CCO
的3.0V至3.6V的LVCMOS 3.3 ， LVTTL和PCI接口。
的ispMACH 4000架构
共有中的ispMACH 4032 2 GLBs是，增加至32 GLBs中的ispMACH 4512每个GLB有
36输入。所有GLB的输入来自GRP ，并从GLB所有输出都带回了GRP是
连接到任何其他GLB的设备上的输入。即使反馈信号返回到相同的GLB ，它们仍
必须通过GRP 。这个机制可以确保GLBs相互通信以一致和
可预测的延迟。从GLB的输出也被送到了ORP 。氧化还原电位，然后将它们发送到associ-
ated I / O单元的I / O模块。
通用逻辑块
在的ispMACH 4000 GLB由可编程与阵列，逻辑分配器， 16个宏单元和GLB时钟
发电机。宏单元是由通过逻辑分配器和I的乘积项解耦/ O引脚decou-
从通过ORP的宏蜂窝PLED 。图2示出了GLB 。
3
V
CCO1
GND
GOE0
GOE1
V
CC
GND
TCK
TMS
TDI
TDO
莱迪思半导体公司
图2.通用逻辑块
CLK0
CLK1
CLK2
CLK3
的ispMACH 4000V / B / C / Z系列数据手册
要GRP
时钟
发电机
1+OE
16 MC反馈信号
1+OE
1+OE
1+OE
1+OE
1+OE
1+OE
1+OE
到ORP
To
产品期限
OUTPUT ENABLE
分享
逻辑分配器
36输入
从GRP
和阵列
可编程与阵列由36个输入和83输出的乘积项。从GRP 36输入是
用于形成在与阵列72线（真和互补的输入）。数组中的每个线可以CON组
连接至任意的83输出的乘积项经由有线与。每个80逻辑乘积项进给逻辑
分配器用剩下的三个控制产品条款喂养共享PT时钟，共享PT初始化和
共享PT OE 。共享PT时钟和共享PT初始化信号可以选择是前倒
馈送到宏单元。
每一套网络连接已经从80年代的逻辑乘积项产品方面形成开始PT0一个乘积项群。
有在GLB每个宏单元1乘积项簇。图3是与的图形表示
数组。
和阵列
36输入，
83产品条款
4
16宏单元
莱迪思半导体公司
图3和阵列
In[0]
In[34]
In[35]
的ispMACH 4000V / B / C / Z系列数据手册
PT0
PT1
PT2
PT3
PT4
簇0
PT75
PT76
PT77
集群15
PT78
PT79
PT80共享PT时钟
PT81共享PT初始化
PT82共享PTOE
注意：
表示可编程熔丝。
增强逻辑分配器
在逻辑分配器，乘积项分配给在产品期限集群宏单元。每个乘积项
簇与一个宏小区相关联。簇的大小为的ispMACH 4000系列是4 + 1 （共5种）产品的条款。
该软件会自动考虑可用性和产品期限集群的分布，因为科幻TS功能
在一个GLB 。逻辑分配器旨在提供三种速度的路径： 5 -PT的快速旁路路径， 20 -PT的速度
锁定通道和高达80 -PT的路径。这三种路径的可用性允许设计者交易时间变
提高性能。
中的ispMACH 4000系列的增强型逻辑分配器由以下部分构成：
产品项分配器
集群分配器
宽转向逻辑
图4示出了逻辑分配器的一个宏蜂窝片。有16个这样的切片在GLB 。
图4.宏单元片
要以
n-1 n-2
从
n-1 n-4
快5 -PT
路径
1-80
PT的
进行XOR （MC）的
从
n-4
n
5-PT
簇
to
n+1
个性化产品
项分配器
从
n+2
簇
分配器
从
n+1
To
n+4
超宽
督导逻辑
5
的ispMACH 4000V / B / C / Z系列
2003年7月
行业
最低的
电源CP
LD的！
的ispMACH
4000Z
TM
新！
3.3V / 2.5V / 1.8V在系统可编程
超快
TM
高密度可编程逻辑器件
数据表
特点
■
高性能
f
最大
= 400MHz的最高工作频率
t
PD
=为2.5ns传输延迟
多达四个全局时钟引脚可编程
时钟极性控制
高达每路输出80的PT
■
广泛的设备发售
多种温度范围支持
- 商业： 0 90 ° C的结（T
j
)
- 工业级： -40至105 ° C的结（T
j
)
- 汽车： -40 130 ° C的结（T
j
)
■
便于系统集成
操作与3.3V ， 2.5V或1.8V LVCMOS I / O
操作与3.3V （ 4000V ） ， 2.5V （ 4000B ）或
1.8V （ 4000C / Z）用品
5V容限I / O为3.3 LVCMOS ，LVTTL和PCI
接口
热插拔
开漏能力
输入上拉，下拉或总线保持
可编程输出摆率
3.3V PCI兼容
IEEE 1149.1边界扫描测试的
3.3V / 2.5V / 1.8V在系统可编程
（ ISP ）使用IEEE 1532兼容接口
I / O具有快速安装路径销
■
易于设计
增强的宏单元与个别时钟，
复位，预置和时钟使能控制
最多四个全球OE控制
每个I个别地方的OE控制/ O引脚
卓越的首次圆弧设计
TM
并重新连接吨
快速路， SpeedLocking
TM
径，宽-PT
路径
宽输入门（ 36输入逻辑块）快速
计数器，状态机和地址解码器
■
零功率（的ispMACH 4000Z ）和低
功率（的ispMACH 4000V / B / C ）
典型静态电流为10μA （ 4032Z ）
典型静态电流1.8毫安（ 4000C ）
1.8V核低功耗动态
表1的ispMACH 4000V / B / C系列选购指南
的ispMACH
4032V/B/C
宏单元
用户I / O选项
t
PD
（纳秒）
t
S
（纳秒）
t
CO
（纳秒）
f
最大
（兆赫）
电源电压（ V）
引脚/包
32
30/32
2.5
1.8
2.2
400
3.3/2.5/1.8V
44 TQFP
48 TQFP
的ispMACH
4064V/B/C
64
30/32/64
2.5
1.8
2.2
400
3.3/2.5/1.8V
44 TQFP
48 TQFP
100 TQFP
的ispMACH
4128V/B/C
128
64/92/96
2.7
1.8
2.7
333
3.3/2.5/1.8V
的ispMACH
4256V/B/C
256
64/96/128/160
3.0
2.0
2.7
322
3.3/2.5/1.8V
的ispMACH
4384V/B/C
384
128/192
3.5
2.0
2.7
322
3.3/2.5/1.8V
的ispMACH
4512V/B/C
512
128/208
3.5
2.0
2.7
322
3.3/2.5/1.8V
100 TQFP
128 TQFP
144 TQFP
1
100 TQFP
144 TQFP
1
176 TQFP
256引脚fpBGA
2
176 TQFP
256引脚fpBGA
176 TQFP
256引脚fpBGA
1. 3.3V （ 4000V ）而已。
2. 128 I / O和160 -I / O CON连接gurations 。
注：的ispMACH 4032Z信息是初步。的ispMACH 4064Z / 4128Z信息提前。
2003莱迪思半导体公司莱迪思的所有商标，注册商标，专利和网站上列出的www.latticesemi.com/legal 。所有其他品牌
或产品名称均为其各自所有者的注册商标。本文中的说明和信息，如有变更，恕不另行通知。
www.latticesemi.com
1
ispm4k_15z
莱迪思半导体公司
表2的ispMACH 4000Z系列选购指南
的ispMACH 4032ZC
1
宏单元
用户I / O选项
t
PD
（纳秒）
t
S
（纳秒）
t
CO
（纳秒）
f
最大
（兆赫）
电源电压（ V）
STANDBY ICC （ μA ）
引脚/包
32
32
3.5
2.2
3.0
267
1.8
20
48 TQFP
56型csBGA
的ispMACH 4000V / B / C / Z系列数据手册
的ispMACH 4064ZC
2
64
32/64
4.0
2.8
3.3
250
1.8
25
48 TQFP
56型csBGA
100 TQFP
132型csBGA
的ispMACH 4128ZC
2
128
64/96
4.5
2.9
3.9
220
1.8
30
的ispMACH 4256ZC
2
256
64/96/128
5.0
3.0
3.9
200
1.8
40
100 TQFP
132csBGA
100 TQFP
132型csBGA
176 TQFP
1.初步信息。
2.提前信息。
的ispMACH 4000简介
高性能的ispMACH 4000系列莱迪思提供了超快的CPLD解决方案。该系列是一个融合
在系统可编程逻辑器件：莱迪思的两个最流行的体系结构
2000年的ispMACH 4A 。留住最好的两个家庭，
中的ispMACH 4000架构的重点是显着的创新，结合了最高的性能和低
输出功率是在灵活的CPLD系列。
所述的ispMACH 4000结合了高速和低功率与所需的易于设计的灵活性。凭借其
强大的全球路由池和输出路由池，这个系列提供了优异的首次圆弧设计，时序predictabil-
性，路由，引出线保留和密度移植。
在的ispMACH 4000系列提供密度范围从32到512个宏单元。有多个密度I / O的COM
组合将在薄型四方扁平封装（ TQFP ）和细间距BGA （引脚fpBGA ）封装范围从44至256引脚/球。
表1示出了宏小区，封装和I / O选择，以及其它关键参数。
在的ispMACH 4000系列具有增强的系统集成能力。它支持3.3V （ 4000V ） ， 2.5V （ 4000B ）
和1.8V （ 4000C / Z）的电源电压和3.3V ， 2.5V和1.8V接口电压。另外，输入可以安全地
驱动到5.5V时，一个I / O组是CON连接gured的3.3V工作电压，使该系列可承受5V 。的的ispMACH
4000还提供了增强的I / O功能，如压摆率控制， PCI兼容，总线保持锁存器，引体向上
电阻，下拉电阻，开漏输出和热插拔。在的ispMACH 4000家庭成员3.3V /
2.5V / 1.8V在系统可编程通过IEEE 1532标准接口。 IEEE标准1149.1边界
扫描测试功能还允许在自动测试设备产品测试。
概观
在的ispMACH 4000器件由多个36路输入， 16个宏单元的通用逻辑块（ GLBs ）相互连接
由一个全球路由池（ GRP ） 。输出路由池（ ORPS ）连接GLBs到I / O模块（IOB ） ，这
包含多个I / O单元。这个体系结构示于图1 。
2
莱迪思半导体公司
图1.功能框图
CLK0/I
CLK1/I
CLK2/I
CLK3/I
V
CCO0
GND
的ispMACH 4000V / B / C / Z系列数据手册
I / O
块
ORP
I / O组0
16
全球路由池
通用
逻辑
块
16
36
16
36
通用
16
逻辑
块
I / O
块
ORP
I / O库1
I / O
块
ORP
16
通用
逻辑
块
16
36
16
36
通用
16
逻辑
块
I / O
块
ORP
所述的I / O中的ispMACH 4000顷分成两个组。每个银行都有一个单独的I / O电源。输入可以
支持多种独立的芯片或银行电源的标准。输出支持标准的COM
兼容与提供给该银行的电源。支持各种标准可以帮助设计者实现
设计在混合电压环境。此外， 5V容限输入是一个I / O组即所配置内特定网络版
连接至V
CCO
的3.0V至3.6V的LVCMOS 3.3 ， LVTTL和PCI接口。
的ispMACH 4000架构
共有中的ispMACH 4032 2 GLBs是，增加至32 GLBs中的ispMACH 4512每个GLB有
36输入。所有GLB的输入来自GRP ，并从GLB所有输出都带回了GRP是
连接到任何其他GLB的设备上的输入。即使反馈信号返回到相同的GLB ，它们仍
必须通过GRP 。这个机制可以确保GLBs相互通信以一致和
可预测的延迟。从GLB的输出也被送到了ORP 。氧化还原电位，然后将它们发送到associ-
ated I / O单元的I / O模块。
通用逻辑块
在的ispMACH 4000 GLB由可编程与阵列，逻辑分配器， 16个宏单元和GLB时钟
发电机。宏单元是由通过逻辑分配器和I的乘积项解耦/ O引脚decou-
从通过ORP的宏蜂窝PLED 。图2示出了GLB 。
3
V
CCO1
GND
GOE0
GOE1
V
CC
GND
TCK
TMS
TDI
TDO
莱迪思半导体公司
图2.通用逻辑块
CLK0
CLK1
CLK2
CLK3
的ispMACH 4000V / B / C / Z系列数据手册
要GRP
时钟
发电机
1+OE
16 MC反馈信号
1+OE
1+OE
1+OE
1+OE
1+OE
1+OE
1+OE
到ORP
To
产品期限
OUTPUT ENABLE
分享
逻辑分配器
36输入
从GRP
和阵列
可编程与阵列由36个输入和83输出的乘积项。从GRP 36输入是
用于形成在与阵列72线（真和互补的输入）。数组中的每个线可以CON组
连接至任意的83输出的乘积项经由有线与。每个80逻辑乘积项进给逻辑
分配器用剩下的三个控制产品条款喂养共享PT时钟，共享PT初始化和
共享PT OE 。共享PT时钟和共享PT初始化信号可以选择是前倒
馈送到宏单元。
每一套网络连接已经从80年代的逻辑乘积项产品方面形成开始PT0一个乘积项群。
有在GLB每个宏单元1乘积项簇。图3是与的图形表示
数组。
和阵列
36输入，
83产品条款
4
16宏单元
莱迪思半导体公司
图3和阵列
In[0]
In[34]
In[35]
的ispMACH 4000V / B / C / Z系列数据手册
PT0
PT1
PT2
PT3
PT4
簇0
PT75
PT76
PT77
集群15
PT78
PT79
PT80共享PT时钟
PT81共享PT初始化
PT82共享PTOE
注意：
表示可编程熔丝。
增强逻辑分配器
在逻辑分配器，乘积项分配给在产品期限集群宏单元。每个乘积项
簇与一个宏小区相关联。簇的大小为的ispMACH 4000系列是4 + 1 （共5种）产品的条款。
该软件会自动考虑可用性和产品期限集群的分布，因为科幻TS功能
在一个GLB 。逻辑分配器旨在提供三种速度的路径： 5 -PT的快速旁路路径， 20 -PT的速度
锁定通道和高达80 -PT的路径。这三种路径的可用性允许设计者交易时间变
提高性能。
中的ispMACH 4000系列的增强型逻辑分配器由以下部分构成：
产品项分配器
集群分配器
宽转向逻辑
图4示出了逻辑分配器的一个宏蜂窝片。有16个这样的切片在GLB 。
图4.宏单元片
要以
n-1 n-2
从
n-1 n-4
快5 -PT
路径
1-80
PT的
进行XOR （MC）的
从
n-4
n
5-PT
簇
to
n+1
个性化产品
项分配器
从
n+2
簇
分配器
从
n+1
To
n+4
超宽
督导逻辑
5
的ispMACH 4000V / B / C系列
3.3V / 2.5V / 1.8V在系统可编程
超快
TM
高密度可编程逻辑器件
2002年6月
数据表
TM
特点
■
高性能
f
最大
= 400MHz的最高工作频率
t
PD
=为2.5ns传输延迟
多达四个全局时钟引脚可编程
时钟极性控制
高达每路输出80的PT
■
广泛的设备发售
32到512个宏单元
30 208 I / O引脚
44至256引脚/球TQFP或fpBGA封装
商用和工业温度范围
■
便于系统集成
操作与3.3V ， 2.5V或1.8V LVCMOS I / O
操作与3.3V （ 4000V ） ， 2.5V （ 4000B ）或
1.8V （ 4000C ）供应
热插拔
开漏能力
输入上拉，下拉或总线保持
可编程输出摆率
3.3V PCI兼容
IEEE 1149.1边界扫描测试的
3.3V / 2.5V / 1.8V在系统可编程
（ ISP ）使用IEEE 1532兼容接口
I / O具有快速安装路径销
■
易于设计
增强的宏单元与个别时钟，
复位，预置和时钟使能控制
最多四个全球OE控制
每个I个别地方的OE控制/ O引脚
卓越的首次圆弧设计
TM
并重新连接吨
快速路， SpeedLocking
TM
径，宽-PT
路径
宽输入门（ 36输入逻辑块）快速
计数器，状态机和地址解码器
■
低功耗
1.8V芯随E
2
CMOS
技术
CMOS设计技术提供低静态和
动态功耗
表1的ispMACH 4000V / B / C系列选购指南
的ispMACH
4032V/B/C
宏单元
用户I / O选项
t
PD
（纳秒）
t
S
（纳秒）
t
CO
（纳秒）
f
最大
（兆赫）
电源电压（ V）
引脚/包
32
30/32
2.5
1.8
2.2
400
3.3/2.5/1.8V
44 TQFP
48 TQFP
的ispMACH
4064V/B/C
64
30/32/64
2.5
1.8
2.2
400
3.3/2.5/1.8V
44 TQFP
48 TQFP
100 TQFP
的ispMACH
4128V/B/C
128
64/92
2.7
1.8
2.7
333
3.3/2.5/1.8V
的ispMACH
4256V/B/C
256
64/128/160
3.0
2.0
2.7
322
3.3/2.5/1.8V
的ispMACH
4384V/B/C
384
128/192
3.5
2.0
2.7
322
3.3/2.5/1.8V
的ispMACH
4512V/B/C
512
128/208
3.5
2.0
2.7
322
3.3/2.5/1.8V
100 TQFP
128 TQFP
100 TQFP
176 TQFP
256引脚fpBGA *
176 TQFP
256引脚fpBGA
176 TQFP
256引脚fpBGA
* 128 -I / O和160 -I / O CON连接gurations 。
www.latticesemi.com
1
ispm4k_08
莱迪思半导体公司
的ispMACH 4000V / B / C系列数据手册
的ispMACH 4000简介
高性能的ispMACH 4000系列莱迪思提供了超快的CPLD解决方案。该系列是一个融合
在系统可编程逻辑器件：莱迪思的两个最流行的体系结构
2000年的ispMACH 4A 。留住最好的两个家庭，
中的ispMACH 4000架构的重点是显着的创新，结合了最高的性能和低
输出功率是在灵活的CPLD系列。
所述的ispMACH 4000结合了高速和低功率与所需的易于设计的灵活性。凭借其
强大的全球路由池和输出路由池，这个系列提供了优异的首次圆弧设计，时序predictabil-
性，路由，引出线保留和密度移植。
在的ispMACH 4000系列提供密度范围从32到512个宏单元。有多个密度I / O的COM
组合将在薄型四方扁平封装（ TQFP ）和细间距BGA （引脚fpBGA ）封装范围从44至256引脚/球。
表1示出了宏小区，封装和I / O选择，以及其它关键参数。
在的ispMACH 4000系列具有增强的系统集成能力。它支持3.3V （ 4000V ） ， 2.5V （ 4000B ）
和1.8V （ 4000C ）电源电压和3.3V ， 2.5V和1.8V接口电压。该的ispMACH 4000还提供了
增强的I / O功能，如压摆率控制， PCI的兼容性，总线保持锁存器，上拉电阻，下拉
电阻，开漏输出和热插拔。在的ispMACH 4000家族成员的3.3V / 2.5V / 1.8V在系统
可编程通过IEEE标准1532的接口。 IEEE标准1149.1边界扫描测试能力
还可以在自动测试设备产品测试。
概观
在的ispMACH 4000器件由多个36路输入， 16个宏单元的通用逻辑块（ GLBs ）相互连接
由一个全球路由池（ GRP ） 。输出路由池（ ORPS ）连接GLBs到I / O模块（IOB ） ，这
包含多个I / O单元。这个体系结构示于图1 。
图1.功能框图
CLK0/I
CLK1/I
CLK2/I
CLK3/I
V
CCO0
GND
V
CCO1
GND
I / O
块
ORP
I / O库1
16
36
通用
16
逻辑
块
I / O
块
ORP
GOE0
GOE1
V
CC
GND
TCK
TMS
TDI
TDO
I / O
块
ORP
I / O组0
16
全球路由池
通用
逻辑
块
16
36
16
36
通用
16
逻辑
块
I / O
块
ORP
16
通用
逻辑
块
16
36
2
莱迪思半导体公司
的ispMACH 4000V / B / C系列数据手册
所述的I / O中的ispMACH 4000顷分成两个组。每个银行都有一个单独的I / O电源。输入可以
支持多种独立的芯片或银行电源的标准。输出支持标准的COM
兼容与提供给该银行的电源。支持各种标准可以帮助设计者实现
设计在混合电压环境。
的ispMACH 4000架构
共有中的ispMACH 4032 2 GLBs是，增加至32 GLBs中的ispMACH 4512每个GLB有
36输入。所有GLB的输入来自GRP ，并从GLB所有输出都带回了GRP是
连接到任何其他GLB的设备上的输入。即使反馈信号返回到相同的GLB ，它们仍
必须通过GRP 。这个机制可以确保GLBs相互通信以一致和
可预测的延迟。从GLB的输出也被送到了ORP 。氧化还原电位，然后将它们发送到associ-
ated I / O单元的I / O模块。
通用逻辑块
在的ispMACH 4000 GLB由可编程与阵列，逻辑分配器， 16个宏单元和GLB时钟
发电机。宏单元是由通过逻辑分配器和I的乘积项解耦/ O引脚decou-
从通过ORP的宏蜂窝PLED 。图2示出了GLB 。
图2.通用逻辑块
CLK0
CLK1
CLK2
CLK3
要GRP
时钟
发电机
1+OE
16 MC反馈信号
1+OE
1+OE
1+OE
1+OE
1+OE
1+OE
1+OE
到ORP
To
产品期限
OUTPUT ENABLE
分享
逻辑分配器
36输入
从GRP
和阵列
可编程与阵列由36个输入和83输出的乘积项。从GRP 36输入是
用于形成在与阵列72线（真和互补的输入）。数组中的每个线可以CON组
连接至任意的83输出的乘积项经由有线与。每个80逻辑乘积项进给逻辑
分配器用剩下的三个控制产品条款喂养共享PT时钟，共享PT初始化和
共享PT OE 。共享PT时钟和共享PT初始化信号可以选择是前倒
馈送到宏单元。
每一套网络连接已经从80年代的逻辑乘积项产品方面形成开始PT0一个乘积项群。
有在GLB每个宏单元1乘积项簇。图3是与的图形表示
数组。
和阵列
36输入，
83产品条款
3
16宏单元
莱迪思半导体公司
图3和阵列
In[0]
In[34]
In[35]
的ispMACH 4000V / B / C系列数据手册
PT0
PT1
PT2
PT3
PT4
簇0
PT75
PT76
PT77
集群15
PT78
PT79
PT80共享PT时钟
PT81共享PT初始化
PT82共享PTOE
注意：
表示可编程熔丝。
增强逻辑分配器
在逻辑分配器，乘积项分配给在产品期限集群宏单元。每个乘积项
簇与一个宏小区相关联。簇的大小为的ispMACH 4000系列是4 + 1 （共5种）产品的条款。
该软件会自动考虑可用性和产品期限集群的分布，因为科幻TS功能
在一个GLB 。逻辑分配器旨在提供三种速度的路径： 5 -PT的快速旁路路径， 20 -PT的速度
锁定通道和高达80 -PT的路径。这三种路径的可用性允许设计者交易时间变
提高性能。
中的ispMACH 4000系列的增强型逻辑分配器由以下部分构成：
产品项分配器
集群分配器
宽转向逻辑
图4示出了逻辑分配器的一个宏蜂窝片。有16个这样的切片在GLB 。
图4.宏单元片
要以
n-1 n-2
从
n-1 n-4
快5 -PT
路径
1-80
PT的
进行XOR （MC）的
从
n-4
n
5-PT
簇
to
n+1
个性化产品
项分配器
从
n+2
簇
分配器
从
n+1
To
n+4
超宽
督导逻辑
4
莱迪思半导体公司
产品期限分配器
的ispMACH 4000V / B / C系列数据手册
该产品期限分配器从集群要么逻辑或控制应用所需要的指定产品条款
由设计实施。被用作逻辑乘积项被转向到一个5输入或门associ-
ated与群集。乘积项与用于控制被转向要么到宏蜂窝或I / O单元相关联
与群集。表2示出了用于每个网络连接的可用的功能已经乘积项簇中。或门
输出连接到所述相关联的I / O单元，提供了窄的组合功能的快速路径，并以逻辑
分配器。
表2.个人PT指导
产品期限
PT
n
PT
n
+1
PT
n
+2
PT
n
+3
PT
n
+4
逻辑
逻辑PT
逻辑PT
逻辑PT
逻辑PT
逻辑PT
单PT的XOR / OR
单个时钟（ PT时钟）
个别初始化或单个时钟使能（ PT初始化/ CE）
个人初始化（ PT初始化）
个人OE （ PTOE ）
控制
集群分配器
集群分配器允许簇被导流到的相邻宏小区，从而允许创建功能
更多的产品条款。表3显示了集群可以转向到宏单元。以这种方式使用，
集群分配器可以被用于形成多达20个乘积项的功能。另外，集群分配器
接受来自全转向逻辑输入。使用这些输入，可以创建功能多达80个乘积项。
表3.可用集群的每个宏单元
MACROCELL
M0
M1
M2
M3
M4
M5
M6
M7
M8
M9
M10
M11
M12
M13
M14
M15
—
C0
C1
C2
C3
C4
C5
C6
C7
C8
C9
C10
C11
C12
C13
C14
C0
C1
C2
C3
C4
C5
C6
C7
C8
C9
C10
C11
C12
C13
C14
C15
可用集群
C1
C2
C3
C4
C5
C6
C7
C8
C9
C10
C11
C12
C13
C14
C15
—
C2
C3
C4
C5
C6
C7
C8
C9
C10
C11
C12
C13
C14
C15
—
—
宽转向逻辑
宽控制逻辑允许群集分配器n的输出被连接到群集的输入alloca-
器
n
4 。因此，集群链可以与多达80个乘积项构成，支持广泛的乘积项功能
并通过单一GLB实现增大允许性能。表4示出了乘积项
链。
5
