【的ispMACH 4000ZE系列1.8V在系统可编程超低功耗可编程逻辑器件2008年8月数据表DS】,IC型号LC4128ZE5MN144C,LC4128ZE5MN144C PDF资料,LC4128ZE5MN144C经销商,ic,电子元器件-51电子网

的ispMACH 4000ZE系列

1.8V在系统可编程

超低功耗可编程逻辑器件

2008年8月

数据表DS1022

特点

■

高性能

最大

=为260MHz的最大工作频率

= 4.4ns传输延迟

多达四个全局时钟引脚可编程

时钟极性控制

高达每路输出80的PT

■

广泛的设备发售

32到256个宏单元

多种温度范围支持

- 商业： 0 90 ° C的结（T

)

- 工业级： -40至105 ° C的结（T

)

节省空间的封装

■

便于系统集成

工作在3.3V ， 2.5V ， 1.8V或1.5V

LVCMOS I / O

5V容限I / O为3.3 LVCMOS ，LVTTL和PCI

接口

热插拔支持

- 漏极开路输出选项

可编程输出摆率

3.3V PCI兼容

I / O具有快速安装路径销

输入迟滞*

1.8V核心供电

IEEE 1149.1边界扫描测试的

符合IEEE 1532标准的ISC

1.8V在系统采用可编程（ ISP ）

边界扫描测试访问端口（ TAP ）

无铅封装选项（只）

片上用户振荡器和定时器*

■

易于设计

灵活的宏单元CPLD与个别时钟，

复位，预置和时钟使能控制

最多四个全球OE控制

每个I个别地方的OE控制/ O引脚

卓越的首次圆弧设计

并重新连接吨

宽输入门（ 36输入逻辑块）快速

计数器，状态机和地址解码器

■

超低功耗

待机电流低至10μA典型

1.8V核心;低动态功耗

运营降至1.6V V

对功耗敏感的消费卓越的解决方案

应用

每个引脚的上拉，下拉或总线保持

控制

电力保护与多个使能信号*

*在原有的ispMACH 4000Z新的增强功能

表1的ispMACH 4000ZE系列选购指南

的ispMACH 4032ZE

宏单元

（纳秒）

最大

（兆赫）

电源电压（ V）

套餐

（ I / O +专用输入）

48引脚TQFP封装（ 7× 7毫米）

64焊球CSBGA （ 5× 5毫米）

100引脚TQFP （ 14× 14毫米）

144引脚TQFP （ 20× 20毫米）

144球型csBGA （ 7× 7毫米）

仅1无铅。

的ispMACH 4064ZE

4.7

2.5

3.2

241

1.8V

32+4

48+4

64+10

的ispMACH 4128ZE

128

5.8

2.9

3.8

200

1.8V

的ispMACH 4256ZE

256

5.8

2.9

3.8

200

1.8V

4.4

2.2

3.0

260

1.8V

32+4

64+10

96+4

64+10

96+14

108+4

2008莱迪思半导体公司莱迪思的所有商标，注册商标，专利和网站上列出的www.latticesemi.com/legal 。所有其他品牌

或产品名称均为其各自所有者的注册商标。本文中的说明和信息，如有变更，恕不另行通知。

www.latticesemi.com

DS1022_01.2

莱迪思半导体公司

的ispMACH 4000ZE系列数据手册

介绍

高性能的ispMACH 4000ZE系列莱迪思提供了一个超低功耗CPLD解决方案。新FAM-

随手基于Lattice的业界领先的ispMACH 4000架构。留住最优秀的上一代，

中的ispMACH 4000ZE架构侧重于显着的创新，高性能，低功耗的结合

在一个灵活的CPLD系列。例如，家庭的新的Power Guard特性最大限度地降低动态功率消耗

化，防止内部逻辑肘因不必要的I / O引脚激活。

所述的ispMACH 4000ZE结合了高速和低功率与所需的易于设计的灵活性。凭借其

强大的全球路由池和输出路由池，这个系列提供了优异的首次圆弧设计，时序predictabil-

性，路由，引出线保留和密度移植。

在的ispMACH 4000ZE系列提供密度范围从32到256个宏单元。有多个密度I / O

在薄型四方扁平封装（ TQFP ）和芯片级BGA （型csBGA ）封装范围从32至176引脚/组合

球。表1示出了宏小区，封装和I / O选择，以及其它关键参数。

一个用户可编程的内部振荡器和定时器都包含在装置为LED控制，键盘任务

扫描仪和类似管家式状态机。此功能可任意关闭以节省电能。

在的ispMACH 4000ZE系列具有增强的系统集成能力。它支持1.8V的电源电压和

3.3V ， 2.5V ， 1.8V和1.5V接口电压。另外，输入可以安全地驱动到5.5V时，一个I / O库

是CON连接gured的3.3V工作电压，使该系列可承受5V 。该的ispMACH 4000ZE还提供了增强的I / O

功能，如压摆率控制， PCI的兼容性，总线保持锁存器，上拉电阻，下拉电阻，

漏极开路输出和热插拔。上拉，下拉和总线保持功能是可控的“每脚”

的基础。在的ispMACH 4000ZE家属1.8V在系统可编程通过IEEE标准1532

界面。 IEEE标准1149.1边界扫描测试功能还允许产品检测的自动化测试

设备。 1532接口信号TCK，TMS， TDI和TDO被引用到V

（逻辑核心）。

概观

在的ispMACH 4000ZE器件由多个36路输入， 16个宏单元的通用逻辑块（ GLBs ）在互连

由一个全球路由池（ GRP ）连接的。输出路由池（ ORPS ）连接GLBs到I / O模块（IOB ），

其中包含多个I / O单元。这个体系结构示于图1 。

图1.功能框图

CLK0/I

CLK1/I

CLK2/I

CLK3/I

CCO0

GND

CCO1

GND

I / O

块

ORP

GOE0

GOE1

GND

OSC

I / O

块

ORP

全球路由池

通用

逻辑

块

通用

逻辑

块

I / O组0

TCK

TMS

TDI

TDO

I / O

块

ORP

通用

逻辑

块

通用

逻辑

块

I / O

块

ORP

I / O库1

莱迪思半导体公司

的ispMACH 4000ZE系列数据手册

所述的I / O中的ispMACH 4000ZE被分成两个组。每个银行都有一个单独的I / O电源。输入可以

支持多种独立的芯片或银行电源的标准。输出支持标准的COM

兼容与提供给该银行的电源。支持各种标准可以帮助设计者实现

设计在混合电压环境。此外， 5V容限输入是一个I / O组即所配置内特定网络版

可连接到V

CCO

的3.0V至3.6V的LVCMOS 3.3 ， LVTTL和PCI接口。

架构

共有中的ispMACH 4032ZE 2 GLBs是，增加至16 GLBs中的ispMACH 4256ZE 。每个GLB

有36个输入。所有GLB的输入来自GRP ，并从GLB所有输出都带回了GRP来

连接到任何其他GLB的设备上的输入。即使反馈信号返回到相同的GLB ，它们

仍然必须通过GRP 。这种机制确保了GLBs相互一致沟通

和可预测的延迟。从GLB的输出也被送到了ORP 。氧化还原电位，然后将它们发送到阿索

ciated I / O单元的I / O模块。

通用逻辑块

在的ispMACH 4000ZE GLB由可编程与阵列，逻辑分配器， 16个宏单元和GLB时钟

发电机。宏单元是由通过逻辑分配器和I的乘积项解耦/ O引脚decou-

从通过ORP的宏蜂窝PLED 。图2示出了GLB 。

图2.通用逻辑块

CLK0

CLK1

CLK2

CLK3

要GRP

时钟

发电机

1+OE

16 MC反馈信号

1+OE

产品期限

输出使能共享。

此外，要输入使能的

在I / O的电源保护

在该块。

逻辑分配器

和阵列

36输入，

83产品条款

16宏单元

36输入

从GRP

和阵列

可编程与阵列由36个输入和83输出的乘积项。从GRP 36输入是

用于形成在与阵列72线（真和互补的输入）。数组中的每个线可以CON组

连接至任意的83输出的乘积项经由有线与。每个80逻辑乘积项进给逻辑

分配器用剩下的三个控制产品条款喂养共享PT时钟，共享PT初始化和

共享PT OE 。共享PT时钟和共享PT初始化信号可以选择是前倒

馈送到宏单元。

每一套网络连接已经从80年代的逻辑乘积项产品方面形成开始PT0一个乘积项群。

有在GLB每个宏单元1乘积项簇。图3是与的图形表示

数组。

到ORP

莱迪思半导体公司

图3和阵列

In[0]

In[34]

In[35]

的ispMACH 4000ZE系列数据手册

PT0

PT1

PT2

PT3

PT4

簇0

PT75

PT76

PT77

集群15

PT78

PT79

PT80共享PT时钟

PT81共享PT初始化

PT82共享PTOE / BIE

注意：

表示可编程熔丝。

增强逻辑分配器

在逻辑分配器，乘积项分配给在产品期限集群宏单元。每个乘积项

簇与一个宏小区相关联。簇的大小为的ispMACH 4000ZE系列是4 + 1 （共5种）产品

条款。该软件会自动考虑可用性和产品期限集群的分布，因为科幻的TS

一个GLB中的功能。逻辑分配器的目的是提供双速路径： 20 -PT的高速锁闭路径和

一个高达80 -PT的路径。这两条路径的可用性可让设计人员交易时间的变化，增加perfor-

曼斯。

中的ispMACH 4000ZE系列的增强型逻辑分配器由以下部分构成：

产品项分配器

集群分配器

宽转向逻辑

图4示出了逻辑分配器的一个宏蜂窝片。有16个这样的切片在GLB 。

图4.宏单元片

要以

n-1 n-2

从

n-1 n-4

从

n-4

5-PT

1-80

PT的

进行XOR （MC）的

簇

n+1

个性化产品

项分配器

从

n+2 n+1

簇

分配器

n+4

超宽

督导逻辑

莱迪思半导体公司

产品期限分配器

的ispMACH 4000ZE系列数据手册

该产品期限分配器从集群要么逻辑或控制应用所需要的指定产品条款

由设计实施。被用作逻辑乘积项被转向到一个5输入或门associ-

ated与群集。乘积项与用于控制被转向要么到宏蜂窝或I / O单元相关联

与群集。表2示出了用于每个网络连接的可用的功能已经乘积项簇中。

表2.个人PT指导

产品期限

逻辑

逻辑PT

单PT的XOR / OR

单个时钟（ PT时钟）

个别初始化或单个时钟使能（ PT初始化/ CE）

个人初始化（ PT初始化）

个人OE （ PTOE ）

控制

集群分配器

集群分配器允许簇被导流到的相邻宏小区，从而允许创建功能

更多的产品条款。表3显示了集群可以转向到宏单元。以这种方式使用，

集群分配器可以被用于形成多达20个乘积项的功能。另外，集群分配器

接受来自全转向逻辑输入。使用这些输入，可以创建功能多达80个乘积项。

表3.可用集群的每个宏单元

MACROCELL

M10

M11

M12

M13

M14

M15

—

C10

C11

C12

C13

C14

C10

C11

C12

C13

C14

C15

可用集群

C10

C11

C12

C13

C14

C15

—

C10

C11

C12

C13

C14

C15

—

宽转向逻辑

宽控制逻辑允许群集分配器n的输出被连接到群集的输入alloca-

器

4 。因此，集群链可以与多达80个乘积项构成，支持广泛的乘积项功能

并通过单一GLB实现增大允许性能。表4示出了乘积项

链。