莱迪思半导体公司
图1.功能框图
CLK0/I
CLK1/I
CLK2/I
CLK3/I
V
CCO0
GND
的ispMACH 4000V / B / C / Z系列数据手册
I / O
块
ORP
I / O组0
16
全球路由池
通用
逻辑
块
16
36
16
36
通用
16
逻辑
块
I / O
块
ORP
I / O库1
I / O
块
ORP
16
通用
逻辑
块
16
36
16
36
通用
16
逻辑
块
I / O
块
ORP
所述的I / O中的ispMACH 4000顷分成两个组。每个银行都有一个单独的I / O电源。输入可以
支持多种独立的芯片或银行电源的标准。输出支持标准的COM
兼容与提供给该银行的电源。支持各种标准可以帮助设计者实现
设计在混合电压环境。此外， 5V容限输入是一个I / O组即所配置内特定网络版
连接至V
CCO
的3.0V至3.6V的LVCMOS 3.3 ， LVTTL和PCI接口。
的ispMACH 4000架构
共有中的ispMACH 4032 2 GLBs是，增加至32 GLBs中的ispMACH 4512每个GLB有
36输入。所有GLB的输入来自GRP ，并从GLB所有输出都带回了GRP是
连接到任何其他GLB的设备上的输入。即使反馈信号返回到相同的GLB ，它们仍
必须通过GRP 。这个机制可以确保GLBs相互通信以一致和
可预测的延迟。从GLB的输出也被送到了ORP 。氧化还原电位，然后将它们发送到associ-
ated I / O单元的I / O模块。
通用逻辑块
在的ispMACH 4000 GLB由可编程与阵列，逻辑分配器， 16个宏单元和GLB时钟
发电机。宏单元是由通过逻辑分配器和I的乘积项解耦/ O引脚decou-
从通过ORP的宏蜂窝PLED 。图2示出了GLB 。
3
V
CCO1
GND
GOE0
GOE1
V
CC
GND
TCK
TMS
TDI
TDO
莱迪思半导体公司
图2.通用逻辑块
CLK0
CLK1
CLK2
CLK3
的ispMACH 4000V / B / C / Z系列数据手册
要GRP
时钟
发电机
1+OE
16 MC反馈信号
1+OE
1+OE
1+OE
1+OE
1+OE
1+OE
1+OE
到ORP
To
产品期限
OUTPUT ENABLE
分享
逻辑分配器
36输入
从GRP
和阵列
可编程与阵列由36个输入和83输出的乘积项。从GRP 36输入是
用于形成在与阵列72线（真和互补的输入）。数组中的每个线可以CON组
连接至任意的83输出的乘积项经由有线与。每个80逻辑乘积项进给逻辑
分配器用剩下的三个控制产品条款喂养共享PT时钟，共享PT初始化和
共享PT OE 。共享PT时钟和共享PT初始化信号可以选择是前倒
馈送到宏单元。
每一套
OVE
从80年代的逻辑乘积项的乘积项形成开始PT0一个乘积项群。
有在GLB每个宏单元1乘积项簇。图3是与的图形表示
数组。
和阵列
36输入，
83产品条款
4
16宏单元
莱迪思半导体公司
图3和阵列
In[0]
In[34]
In[35]
的ispMACH 4000V / B / C / Z系列数据手册
PT0
PT1
PT2
PT3
PT4
簇0
PT75
PT76
PT77
集群15
PT78
PT79
PT80共享PT时钟
PT81共享PT初始化
PT82共享PTOE
注意：
表示可编程熔丝。
增强逻辑分配器
在逻辑分配器，乘积项分配给在产品期限集群宏单元。每个乘积项
簇与一个宏小区相关联。簇的大小为的ispMACH 4000系列是4 + 1 （共5种）产品的条款。
该软件会自动考虑产品期限集群，因为它的可用性和分配
θTS
该功能
在一个GLB 。逻辑分配器旨在提供三种速度的路径： 5 -PT的快速旁路路径， 20 -PT的速度
锁定通道和高达80 -PT的路径。这三种路径的可用性允许设计者交易时间变
提高性能。
中的ispMACH 4000系列的增强型逻辑分配器由以下部分构成：
产品项分配器
集群分配器
宽转向逻辑
图4示出了逻辑分配器的一个宏蜂窝片。有16个这样的切片在GLB 。
图4.宏单元片
要以
n-1 n-2
从
n-1 n-4
快5 -PT
路径
1-80
PT的
进行XOR （MC）的
从
n-4
n
5-PT
簇
to
n+1
个性化产品
项分配器
从
n+2
簇
分配器
从
n+1
To
n+4
超宽
督导逻辑
5
QQ：2881677436 复制
