【KS8620介绍1编解码器芯片的数字接听电话的KS8620由片上的PCM编码器，解码器的（ PCM编】,IC型号KS8620,KS8620 PDF资料,KS8620经销商,ic,电子元器件-51电子网

KS8620

介绍

1编解码器芯片的数字接听电话

的KS8620由片上的PCM编码器，解码器的

（ PCM编解码器）和PCM线性滤波器。该装置

提供所需的所有接口全功能

全双工语音电话线路，数字应答电话。

此装置被设计成执行在发送编码

和接收解码以及发送和接收

过滤功能的PCM系统。此外，它的目的是为

用于模拟终止PCM线/后备箱。

此设备提供了模拟的带通滤波

信号之前，编码和解码后。这

组合装置执行的编码和解码

的声音和呼叫进行音以及信令

和监管信息。

16-DIP-300

16 - SOP- BD300 - SG

订购信息

设备

KS8620N

包

16-DIP-300

16 SOP- BD300 - SG

工作温度

C ~ + 70

特点

完整的编解码器和过滤系统

编码/解码： 8位

μ律

PCM

片上自动调零，采样和保持，

和精密电压基准

低功耗： 60mW的（工作）

为3mW （待机）

5V操作

TTL或CMOS兼容

自动断电

KS8620D

引脚配置

GNDA

16 VFI

I+

15 VF

I-

14 GS

KS8620

13 TS

12 FS

11 D

10 BCLK

MCLK

BCLK

/ CLKSEL

MCLK

/ PDN

KS8620

框图

1编解码器芯片的数字接听电话

GSX

VFxI-

AUTO- ZERO

逻辑

交换的

电容

B.P.F

ANALOG IN

VFXI +

RC有源

滤波器

样品&保持

DAC

比较

电压

参考

A / D

控制

逻辑

X'it

动力

扩音器

RC有源

滤波器

交换的

电容

L.P.F

样品&保持

DAC

接受

CLK

定时和控制

/ TSX

VCC

GND

MCLKX

MCLK

PDN

BCLKX

BCLK

CLKSEL

FSX

图1.框图

KS8620

引脚说明

针无

符号

GND

BCLK

CLKSEL

1编解码器芯片的数字接听电话

描述

= -5V

模拟地

接收机滤波器的模拟输出

VCC = 5V +

接收帧同步脉冲。 8kHz的脉冲序列。

PCM数据输入

它选择为1.536MHz / 1.544MHz或2.048MHz的硕士逻辑输入

在正常操作和BCLKX时钟同时用于发射和接收的方向。

或者直接输入时钟可有很大差异路64kHz至2.048MHz的。

MCLK

PDN

当MCLK

连接不断的高，装置会断电。

通常连接一直保持为低电平， MCLKX选择所有DAC时机。

或者直接为1.536MHz / 1.544MHz或2.048MHz的时钟输入可用。

MCLK

BCLK

I-

I+

为1.536MHz / 1.544MHz或2.048MHz的时钟输入可用

可从路64kHz 2.048MHz的有所不同，但BCLKX外部捆绑有MCLKX

在正常的操作。

PCM数据输出。

TX帧同步脉冲。 8kHz的脉冲序列。

编码器时隙期间从高电平变为低电平。开漏输出。

在TX输入放大器的模拟输出。

用于设置通过引脚14之间的外部电阻增益引脚15 。

反相的TX模拟信号的输入级。

在TX模拟信号的非反相输入级。

绝对最大额定值（ TA = 25

特征

正电源电压

负电源电压

电压在任何模拟输入或输出

电压在任何数字输入或输出

工作温度范围

存储温度范围

铅温度范围（焊接， 10秒）

符号

VCC

I（A ）

我（D ）

英镑

领导

价值

-7

VCC + 0.3 VBB - 0.3

VCC + 0.3 GNDA - 0.3

0到70

-65到+150

300

单位

KS8620

1编解码器芯片的数字接听电话

电气特性

（除非另有规定：大= 0

C至70

C， VCC = 5V ±5％，V

= -5V + 5 ％， GND

= 0V )

特征

功耗

掉电电流

CC （下）

BB （下）

工作电流

CC （ A）

BB （ A）

数字接口

输入低电压

输入高电压

输入低电平电流

输入高电流

GND

＆ LT ; V

所有数字输入

＆ LT ; V

＆ LT ; VCC

, I

= 3.2毫安

输出低电压

SIG

, I

= 1.0毫安

/ TS

, I

= 3.2毫安，漏极开路

输出高电压

, I

= -3.2毫安

SIG

, I

= -1.0毫安

输出电流高

阻抗状态（三 - 状态）

OH （ HZ ）

， GND

＆ LT ; V

＆ LT ; VCC

2.4

-15

2.2

-15

0.4

0.6

空载

0.5

0.05

6.0

3.0

1.0

系统

测试条件

民

典型值

最大

单位

与接收机滤波器模拟接口

输出电阻

负载电阻

负载电容

直流输出失调电压

面向对象（RX）

-200

销VF

O = + / - 2.5V

600

500

200

与发送输入放大器的模拟接口

输入漏电流

输入阻抗

输出电阻

负载电阻

负载电容

输出动态范围

电压增益

单位增益带宽

失调电压

常见的 - 模电压

共模抑制比

电源抑制比

LKG

OD （ TX ）

IO （ TX ）

CM （ TX ）

CMRR

PSRR

CMRR

一> 60分贝

直流测试

-2.5V< V< + 2.5V ， VF

I +或VF

I-

-2.5V< V< + 2.5V ， VF

I +或VF

I-

闭环增益

GSX

GSX ，R

＆ LT ;为10kΩ

I +到GSX

+/-2.8

5,000

-20

-2.5

2.5

-200

200

V/V

兆赫

KS8620

1编解码器芯片的数字接听电话

时序特性

（除非另有规定：大= 0

C至70

C， VCC = 5V ±5％，V

= -5V

5％，GND

= 0V )

特征

系统

测试条件

民

典型值

取决于所使用的设备上

主时钟频率

MCK

与BCLK

/ CLKSEL引脚。

MCLKX和MCLK

升到位时钟的时间

秋季位时钟的时间

保持时间位时钟

低到帧同步

保持时间位时钟

高帧同步

设置时间从框架

同步到位时钟低

从BCLKX延迟时间

高到数据有效

延迟时间/ TSX低

从BCLKX延迟时间

低到数据输出禁止

延迟时间以有效的数据

从FSx的或BCLKX 。

建立由D-时间

有效

以BCLK X /

低

持有BCLK时间x /

低到D

无效

设置时间从FS X /

BCLK X /

低

宽度主时钟高

宽度主时钟低

上升主时钟的时间

秋季主时钟的时间

W（ MCKH ）

W（ MCKL ）

R（ MCK ）

F（ MCK ）

SU （ FBLS ）

短帧同步脉冲（1或2位

时钟周期长）：注1

MCLKX和MCLK

领先后1`st位时钟

FSX的边缘

160

H（ BLDR ）

SU （ DRBL ）

D（ VD ）

CL = 0 pF到150 pF的

无论是后话。

165

D（ / TSXL ）

D（ LDD ）

负载= 150pF的+ 2 LSTTL负载

140

165

D（ HDV）

负载= 150pF的+ 2 LSTTL负载

180

SU （ FBCL ）

龙镜架

H（ HFS ）

短帧只

R（ BCK ）

F（ BCK ）

H（ LFS ）

= 488ns

龙镜架

1.536

1.544

2.048

最大

单位

兆赫

设置时间从BCLKX高t

SU （ BHMF ）

（FSX在长帧同步

模式），以MCLKX下降沿

位时钟周期

宽位时钟高

宽位时钟低

持有BCLK时间x /

到FS X /

低

W（ BCKH ）

W（ BCKL ）

H（ BLFL ）

485

= 2.2V

= 0.6V

短帧同步脉冲（1或2位

时钟周期长）：注1

160

100

488 15,725