DRAM模块
KMM53632004BK/BKG
KMM53632004BK / BKG EDO模式
32M ×36的DRAM SIMM使用16Mx4 & 16Mx1 4K刷新， 5V
概述
三星KMM53632004B是32Mx36bits动态
RAM的高密度内存模块。三星
KMM53632004B由16的CMOS 16Mx4bits和
8 CMOS 16Mx1bit的DRAM在SOJ封装安装在
一个72线的玻璃环氧树脂基板上。 A 0.1或0.22uF退耦
电容器安装在印刷电路板上的每个
DRAM 。该KMM53632004B是单列直插内存模组
乌莱与边缘连接，并适于安装到
72针边缘连接器插座。
特点
零件识别
- KMM53632004BK （ 4K周期/ 64ms的参考， SOJ ，焊接）
- KMM53632004BKG （ 4K周期/ 64ms的参考， SOJ ，金）
扩展数据输出模式操作
CAS先于RAS &隐藏刷新功能
RAS只刷新功能
TTL兼容的输入和输出
单+ 5V ± 10 ％电源
JEDEC标准PDpin &引出线
PCB ：身高（ 1420mil ） ，双面组件
性能范围
速度
-5
-6
t
RAC
50ns
60ns
t
CAC
13ns
15ns
t
RC
84ns
104ns
t
HPC
20ns
25ns
销刀豆网络gurations
针
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
符号
V
SS
DQ0
DQ18
DQ1
DQ19
DQ2
DQ20
DQ3
DQ21
VCC
NC
A0
A1
A2
A3
A4
A5
A6
A10
DQ4
DQ22
DQ5
DQ23
DQ6
DQ24
DQ7
DQ25
A7
A11
VCC
A8
A9
RAS3
RAS2
DQ26
DQ8
针
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
符号
DQ17
DQ35
VSS
CAS0
CAS2
CAS3
CAS1
RAS0
RAS1
NC
W
NC
DQ9
DQ27
DQ10
DQ28
DQ11
DQ29
DQ12
DQ30
DQ13
DQ31
VCC
DQ32
DQ14
DQ33
DQ15
DQ34
DQ16
NC
PD1
PD2
PD3
PD4
NC
VSS
引脚名称
引脚名称
A0 - A11
DQ0 - 35
W
RAS0 - RAS3
CAS0 - CAS3
PD1 -PD4
VCC
VSS
NC
功能
地址输入
IN / OUT数据
读/写使能
行地址选通
列地址选通
设备检测
Power(+5V)
地
无连接
存在检测引脚（可选）
针
PD1
PD2
PD3
PD4
50NS
NC
VSS
VSS
VSS
60NS
NC
VSS
NC
NC
三星电子有限公司
保留的权利
改变产品规格，恕不另行通知。
DRAM模块
绝对最大额定值*
项
任何引脚相对于V电压
SS
在V电压
CC
供应相对于V
SS
储存温度
功耗
短路输出电流
符号
V
IN
, V
OUT
V
CC
T
英镑
P
d
I
OS
KMM53632004BK/BKG
等级
-1到7.0
-1到7.0
-55到+125
24
50
单位
V
V
°C
W
mA
*如果绝对最大额定值超出可能会造成永久性损坏设备。功能操作应仅限于
条件详见本数据表中的业务部门。暴露在绝对最大额定值条件下，预期
期间可能会影响器件的可靠性。
推荐工作条件
（电压参考V
SS
, T
A
= 0 70℃ ）
项
电源电压
地
输入高电压
输入低电压
符号
V
CC
V
SS
V
IH
V
IL
民
4.5
0
2.4
-1.0
*2
典型值
5.0
0
-
-
最大
5.5
0
V
CC*1
0.8
单位
V
V
V
V
*1 : V
CC
+ 2.0V的脉冲width≤20ns ，其测量V
CC
.
* 2 ： -2.0V时脉width≤20ns ， whcih测量V
SS
.
DC和工作特性
（推荐工作条件，除非另有说明）
符号
I
CC1
I
CC2
I
CC3
I
CC4
I
CC5
I
CC6
I
I（L）
I
O（ L）
V
OH
V
OL
速度
-5
-6
不在乎
-5
-6
-5
-6
不在乎
-5
-6
不在乎
不在乎
KMM53632004BK/BKG
民
-
-
最大
1344
1224
48
1344
1224
1224
1104
24
1344
1224
10
10
-
0.4
单位
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
uA
uA
V
V
-
-
-
-
-
-
-
-
-10
-10
2.4
-
I
CC1
：工作电流* （ RAS ， CAS ，地址@骑自行车
t
RC
=分钟）
I
CC2
：待机电流（ RAS = CAS = W = V
IH
)
I
CC3
： RAS只刷新电流* （ CAS = V
IH
， RAS循环@
t
RC
=分钟）
I
CC4
：超页模式电流* （ RAS = V
IL
中科院循环：
t
HPC
=分钟）
I
CC5
：待机电流（ RAS = CAS = W = VCC- 0.2V ）
I
CC6
： CAS先于RAS的刷新电流* （ RAS和CAS @骑自行车
t
RC
=分钟）
I(
IL ）
：输入漏电流（任何输入0≤V
IN
≤Vcc+0.5V,
所有其它引脚不能被测= 0 V）
I(
OL ）
：输出漏电流（数据输出被禁用， 0V≤V
OUT
≤VCC ）
V
OH
：输出高电压电平（I
OH
= -5mA ）
V
OL
：输出低电压电平（I
OL
= 4.2毫安）
*注
: I
CC1
, I
CC3
, I
CC4
我
CC6
依赖于输出负载和循环率。指定的值与输出开路获得。
I
CC
被指定为一个平均电流。在我
CC1
我
CC3
，地址可以在RAS = V来改变最大的一次，
IL
。在我
CC4
,
地址可以改变最大一次1 EDO模式的周期时间内，
t
HPC
.
DRAM模块
电容
(T
A
= 25 ° C，V
CC
= 5V ， F = 1MHz的）
项
输入电容[ A0 -A11 ]
输入电容[W]
输入电容[ RAS0 - RAS3 ]
输入电容[ CAS0 - CAS3 ]
输入/输出电容[ DQ0 - 35 ]
符号
C
IN1
C
IN2
C
IN3
C
IN4
C
DQ
民
-
-
-
-
-
KMM53632004BK/BKG
最大
130
178
52
52
17
单位
pF
pF
pF
pF
pF
AC特性
(0°C≤T
A
≤70°C,
的Vcc = 5.0V ±10％。见注释1,2 ）。
测试条件： V
ih
/V
il
=2.4/0.8V, V
oh
/V
ol
= 2.0 / 0.8V ，输出负载CL = 100pF的
参数
随机读或写周期时间
从RAS访问时间
从CAS访问时间
从列地址访问时间
CAS到输出中低Z
中国科学院输出缓冲关断延迟
转换时间（上升和下降）
RAS预充电时间
RAS脉冲宽度
RAS保持时间
CAS保持时间
CAS脉冲宽度
RAS到CAS的延迟时间
RAS到列地址的延迟时间
CAS到RAS预充电时间
行地址建立时间
行地址保持时间
列地址建立时间
列地址保持时间
列地址到RAS交货时间
读命令设置时间
读取命令搁置参考CAS
读取命令搁置参考RAS
写命令设置时间
写命令保持时间
WRITE命令的脉冲宽度
写命令到RAS交货期
写命令到CAS交货期
数据建立时间
数据保持时间
刷新周期
CAS建立时间（ CAS先于RAS的刷新）
CAS保持时间（ CAS先于RAS的刷新）
RAS到CAS预充电时间
从CAS预充电时间访问
符号
-5
民
84
50
13
25
3
3
1
30
50
13
38
8
20
15
5
0
10
0
8
25
0
0
0
0
10
10
13
8
0
8
64
5
10
5
28
5
10
5
35
10K
37
25
10K
13
50
3
3
1
40
60
15
45
10
20
15
5
0
10
0
10
30
0
0
0
0
10
10
15
10
0
10
64
10K
45
30
10K
13
50
最大
民
104
60
15
30
-6
最大
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ms
ns
ns
ns
ns
3
9
9
8
8
7
4
9
3,4,10
3,4,5
3,10
3
6,12
2
记
t
RC
t
RAC
t
CAC
t
AA
t
CLZ
t
CEZ
t
T
t
RP
t
RAS
t
RSH
t
CSH
t
CAS
t
RCD
t
拉德
t
CRP
t
ASR
t
RAH
t
ASC
t
CAH
t
拉尔
t
RCS
t
RCH
t
RRH
t
WCS
t
WCH
t
WP
t
RWL
t
CWL
t
DS
t
DH
t
REF
t
企业社会责任
t
CHR
t
RPC
t
注册会计师
DRAM模块
AC特性
(0°C≤T
A
≤70°C,
的Vcc = 5.0V ±10％。见注释1,2 ）。
测试条件： V
ih
/V
il
=2.4/0.8V, V
oh
/V
ol
= 2.0 / 0.8V ，输出负载CL = 100pF的
参数
超页模式周期时间
CAS预充电时间（超页面周期）
RAS的脉冲宽度（超页面周期）
RAS保持时间从CAS预充电
W至RAS预充电时间（C -B -R刷新）
W至RAS保持时间（C -B -R刷新）
输出数据保持时间
输出缓冲延时关闭从RAS
输出缓冲延时关闭与W
W与数据延迟
W脉冲宽度
符号
-5
民
20
8
50
30
10
10
5
3
3
15
5
13
13
200K
最大
KMM53632004BK/BKG
-6
民
25
10
60
35
10
10
5
3
3
15
5
15
15
200K
最大
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
记
11
t
HPC
t
CP
t
RASP
t
RHCP
t
WRP
t
WRH
t
DOH
t
苏亚雷斯
t
WEZ
t
世界环境日
t
WPE
6,12
6
笔记
1. 200us的初始暂停，需要在加电后跟随
通过任何8的RAS -只或CAS先于RAS之前刷新周期
实现器件正常工作。
2.输入电压等级为V
ih
/V
il
. V
IH
（MIN）和V
IL
（最大值）是REF-
erence水平，用于测量输入信号的定时。跃迁
化时间V之间测量
IH
（MIN）和V
IL
（MAX）和
被假定为5ns的所有输入。
3.测得相当于2 TTL负载和100pF电容负载。
内4.操作
t
RCD
（最大值）限制确保了
t
RAC
（最大）
可以得到满足。
t
RCD
（MAX），被指定为唯一的一个参考点。
If
t
RCD
大于指定的
t
RCD
（最大值）限值，则
存取时间由专门受控
t
CAC
.
5.假设条件
t
RCD
≥
t
RCD
（最大值）。
6.这个参数定义的时间，让输出达到
开路和V不被引用
OH
或V
OL
.
7.
t
WCS是
非限制性的操作参数。它被包含在
数据表作为唯一的电气特性。如果
t
WCS
≥
t
WCS
（MIN），该循环是一个早期写入周期和
数据输出引脚将保持高阻抗的时间
该循环。
8.无论是
t
RCH
or
t
RRH
必须满足一个读周期。
9.这些参数是参照在CAS前缘
早期的写周期。
内10.操作
t
拉德
（最大值）限制确保了
t
RAC
（最大）
可以得到满足。
t
拉德
（最大值）被指定为唯一的参照点。如果
t
拉德
大于指定的
t
拉德
（最大值）限制访问时间
通过控制
t
AA
.
11.
t
ASC
≥6ns,
假设TT = 2.0ns 。
12.如果RAS变高之前，中科院高走，开路
输出的条件是由中科院高远洋实现。如果CAS
变高之前， RAS高走，在开路状态
输出的是由RAS的去实现。
QQ：2881677436 复制
