高性能14位， 125MSPS ADC
ISLA214P12
该ISLA214P12是一种高性能的14位125MSPS
模拟 - 数字转换器将提供非常高的动态范围
和低功耗。它所携带的出口管制
分类编号3A991.c.3并且可以导出
无证大多数国家，包括中国，
俄罗斯。它的12-引脚兼容系列的16位部分
位A / D最大采样率范围从125到
500MSPS 。这允许使用ISLA214P12到设计
适应任何其它引脚兼容位A / D与
最小的变化。
该ISLA214P12是非常灵活的，并且可以被设计成宽
各种各样的系统。串行外设接口（ SPI ）端口可
访问其广泛的可配置性，以及提供数字
在各种模拟参数，如输入增益和控制
抵消。数字输出数据格式为可选LVDS或
CMOS格式，并可以被配置为全宽，单数据
速率（SDR ）或半宽，双数据速率（DDR） 。从操作
1.8V电源，性能指标是指整个工业
温度范围（-40 ° C至+ 85°C ） 。
特点
无需许可证进口的大多数国家，包括中国，
俄罗斯（ ECCN 3A991.c.3 ） 。
多ADC支持
- SPI可编程精细增益和失调控制
- 多ADC同步
- 优化的输出时序
时钟占空比稳定器
打盹和睡眠模式
可编程内置的测试图案
SDR / DDR LVDS兼容或LVCMOS输出
数据输出时钟
关键的特定连接的阳离子
SNR @ 125MSPS
- 74.9dBFS F
IN
= 30MHz的
- 70.9dBFS在fIN = 363MHz
SFDR @ 125MSPS
- 88dBc F
IN
= 30MHz的
- 84dBc F
IN
= 363MHz
总功耗= 310MW
应用
雷达阵列处理
软件定义无线电
宽带通信
高性能数据采集
通信测试设备
-
-
-
引脚兼容系列
CLKDIVRSTN
CLKDIVRSTP
CLKDIV
OVDD
AVDD
模型
ISLA216P25
CLKOUTP
CLKOUTN
决议
16
16
16
14
14
14
14
12
12
12
12
速度
（ Msps的）
250
200
130
500
250
200
130
500
250
200
130
CLKP
CLKN
ISLA216P20
ISLA216P13
ISLA214P50
时钟
管理
VINP
SHA
VINN
+
–
14-BIT
125 MSPS
ADC
数字
错误
更正
SPI
控制
ISLA214P25
D [ 13 ： 0 ] P
D [ 13 ： 0 ] n的
ISLA214P20
ISLA214P13
ISLA212P50
ISLA212P25
VCM
RESETN
NAPSLP
RLVDS
OVSS
AVSS
CSB
SCLK
SDIO
SDO
ISLA212P20
ISLA212P13
2012年6月27日
FN7982.2
1
注意：这些器件对静电放电敏感;遵循正确的IC处理程序。
1-888- INTERSIL或1-888-468-3774
|
版权所有Intersil公司美洲2012版权所有
Intersil公司（设计）和的FemtoCharge是由Intersil公司或其子公司所拥有的商标。
提及的所有其他商标均为其各自所有者的财产。
ISLA214P12
引脚说明 - 72 Ld的QFN封装， LVDS模式
引脚数
1, 2, 16, 17
6, 13, 19, 20, 21, 70, 71,
72
5, 7, 12, 14
27, 32, 62
26, 45, 61, 65
3
4
8, 9
10, 11
15
18
22, 23
24, 25
28
29
30
31
33
34
35
36
37
38
39
40
41
42
43
44
46
47, 48
49
50
51
52
53
54
55
56
57
58
LVDS引脚名称
DNC
AVDD
AVSS
OVDD
OVSS
NAPSLP
VCM
VINN
VINP
CLKDIV
RESETN
CLKP ， CLKN
CLKDIVRSTP ， CLKDIVRSTN
D13N
D13P
D12N
D12P
D11N
D11P
D10N
D10P
D9N
D9P
D8N
D8P
D7N
D7P
D6N
D6P
RLVDS
CLKOUTN ， CLKOUTP
D5N
D5P
D4N
D4P
D3N
D3P
D2N
D2P
D1N
D1P
不要连接
1.8V模拟电源
模拟地
1.8V输出电源
输出地
三电平功率控制（ Nap功能，睡眠模式）
共模输出
模拟输入负
模拟量输入正
三电平时钟分频控制
上电复位（低电平有效）
时钟输入真，补
同步时钟分频器复位诚然，补
LVDS 13位（ MSB ）输出补
LVDS 13位（ MSB ）输出真
LVDS 12位输出补
LVDS 12位输出真
LVDS 11位输出补
LVDS 11位输出真
LVDS 10位输出补
LVDS 10位输出真
LVDS位9输出补
LVDS位9输出真
LVDS 8位输出补
LVDS 8位输出真
LVDS第7位输出补
LVDS第7位输出真
LVDS第6位输出补
LVDS第6位输出真
LVDS偏置电阻（连接到OVSS用1％为10kΩ ）
LVDS时钟输出补，真
LVDS 5位输出补
LVDS 5位输出真
LVDS 4位输出补
LVDS 4位输出真
LVDS第3位输出补
LVDS第3位输出真
LVDS位2输出补
LVDS位2输出真
LVDS 1位输出补
LVDS 1位真
NC在DDR模式
NC在DDR模式
DDR逻辑位4,5
DDR逻辑位4,5
NC在DDR模式
NC在DDR模式
DDR逻辑位2,3
DDR逻辑位2,3
NC在DDR模式
NC在DDR模式
NC在DDR模式
NC在DDR模式
DDR逻辑位12 ， 13
DDR逻辑位12 ， 13
NC在DDR模式
NC在DDR模式
DDR逻辑位10 ， 11
DDR逻辑位10 ， 11
NC在DDR模式
NC在DDR模式
DDR逻辑位8,9
DDR逻辑位8,9
NC在DDR模式
NC在DDR模式
DDR逻辑位6,7
DDR逻辑位6,7
LVDS引脚功能
DDR模式评论
3
FN7982.2
2012年6月27日
ISLA214P12
引脚说明 - 72 Ld的QFN封装， LVDS模式
引脚数
59
60
63, 64
66
67
68
69
裸露焊盘
LVDS引脚名称
D0N
D0P
ORN ， ORP
SDO
CSB
SCLK
SDIO
AVSS
LVDS位0 （ LSB ）输出真
LVDS超量程补，真
SPI串行数据输出
SPI片选（低电平有效）
SPI时钟
SPI串行数据输入/输出
模拟地
（续）
DDR模式评论
DDR逻辑位0 ， 1
DDR逻辑位0 ， 1
DDR超范围
LVDS引脚功能
LVDS位0 （ LSB ）输出补
引脚配置 - CMOS模式
ISLA214P12
（ 72 LD QFN ）
顶视图
OVDD
OVSS
OVSS
AVDD
AVDD
AVDD
SCLK
SDIO
SDO
DNC
DNC
DNC
DNC
55
54 D3
53 DNC
52 D4
51 DNC
50 D5
49 DNC
48 CLKOUT
47 DNC
46 RLVDS
45 OVSS
44 D6
43 DNC
42 D7
41 DNC
40 D8
39 DNC
散热垫不是按比例绘制，
请教机械制图
物理尺寸
38 D9
37 DNC
19
AVDD
20
AVDD
21
AVDD
22
CLKP
23
CLKN
24
CLKDIVRSTP
25
CLKDIVRSTN
26
OVSS
27
OVDD
28
DNC
29
D13
30
DNC
31
D12
32
OVDD
33
DNC
34
D11
35
DNC
36
D10
CSB
OR
D0
D1
D2
56
72
DNC
DNC
NAPSLP
VCM
AVSS
AVDD
AVSS
VINN
VINN
1
2
3
4
5
6
7
8
9
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
VINP 10
VINP 11
AVSS 12
AVDD 13
AVSS 14
CLKDIV 15
DNC 16
DNC 17
散热焊盘连接到AVSS
18 RESETN
4
FN7982.2
2012年6月27日
ISLA214P12
引脚说明 - 72 Ld的QFN封装， CMOS模式
引脚数
1, 2, 16, 17, 28, 30, 33,
35, 37, 39, 41, 43, 47,
49, 51, 53, 55, 57, 59, 63
6, 13, 19, 20, 21, 70, 71,
72
5, 7, 12, 14
27, 32, 62
26, 45, 61, 65
3
4
8, 9
10, 11
15
18
22, 23
24, 25
29
31
34
36
38
40
42
44
46
48
50
52
54
56
58
60
64
66
67
68
69
裸露焊盘
CMOS引脚名称
DNC
不要连接
CMOS引脚功能
DDR模式评论
AVDD
AVSS
OVDD
OVSS
NAPSLP
VCM
VINN
VINP
CLKDIV
RESETN
CLKP ， CLKN
1.8V模拟电源
模拟地
1.8V输出电源
输出地
三电平功率控制（ Nap功能，睡眠模式）
共模输出
模拟输入负
模拟量输入正
三电平时钟分频控制
上电复位（低电平有效）
时钟输入真，补
CLKDIVRSTP ， CLKDIVRSTN同步时钟分频器复位诚然，补
D13
D12
D11
D10
D9
D8
D7
D6
RLVDS
CLKOUT
D5
D4
D3
D2
D1
D0
OR
SDO
CSB
SCLK
SDIO
AVSS
CMOS 13位（ MSB ）输出
CMOS 12位输出
CMOS 11位输出
CMOS 10位输出
CMOS 9位输出
CMOS 8位输出
CMOS 7位输出
CMOS 6位输出
LVDS偏置电阻（连接到OVSS用1％为10kΩ ）
CMOS时钟输出
CMOS第5位输出
CMOS 4位输出
CMOS 3位输出
CMOS 2位输出
位CMOS输出1
CMOS位0 （ LSB ）输出
CMOS超范围
SPI串行数据输出
SPI片选（低电平有效）
SPI时钟
SPI串行数据输入/输出
模拟地
NC在DDR模式
DDR逻辑位4,5
NC在DDR模式
DDR逻辑位2,3
NC在DDR模式
DDR逻辑位0 ， 1
DDR超范围
NC在DDR模式
DDR逻辑位12 ， 13
NC在DDR模式
DDR逻辑位10 ， 11
NC在DDR模式
DDR逻辑位8,9
NC在DDR模式
DDR逻辑位6,7
5
FN7982.2
2012年6月27日
高性能双14位， 125MSPS ADC
ISLA224P12
该ISLA224P12是一个高性能的双14位125MSPS
模拟 - 数字转换器将提供非常高的动态范围和
低功耗。它所携带的出口管制
分类编号3A991.c.3并可以在没有被导出
牌照大多数国家，包括中国和俄罗斯。它的一部分
12-引脚兼容系列以16位A / Ds的最大
采样率范围从125至500MSPS 。这允许设计
使用ISLA224P12以适应任何其它的
引脚兼容位A / D最小的变化。
该ISLA224P12是非常灵活的，并且可以被设计成宽
各种各样的系统。串行外设接口（ SPI ）端口可
访问其广泛的可配置性，以及提供数字
在各种模拟参数，如输入增益和控制
抵消。数字输出数据格式为可选LVDS或
CMOS格式中的半宽度，双倍数据速率（DDR） 。操作
从一个1.8V电源，性能指标是指整个
工业级温度范围（ -40 ° C至+ 85°C ） 。
特点
无需许可证进口的大多数国家，包括中国，
俄罗斯（ ECCN 3A991.c.3 ）
多ADC支持
- SPI可编程精细增益和失调控制
- 多ADC同步
- 优化的输出时序
时钟占空比稳定器
打盹和睡眠模式
可编程内置的测试图案
DDR LVDS兼容或LVCMOS输出
数据输出时钟
关键的特定连接的阳离子
SNR @ 125MSPS
- 74.7dBFS F
IN
= 30MHz的
- 70.2dBFS F
IN
= 363MHz
SFDR @ 125MSPS
- 86dBc F
IN
= 30MHz的
- 79dBc F
IN
= 363MHz
总功耗= 590mW
应用
雷达阵列处理
软件定义无线电
宽带通信
高性能数据采集
通信测试设备
CLKDIVRSTP
CLKDIVRSTN
引脚兼容系列
OVDD
AVDD
CLKDIV
模型
ISLA224P25
CLKOUTP
CLKOUTN
决议
14
14
14
12
12
12
速度
（ Msps的）
250
200
130
250
200
130
CLKP
CLKN
时钟
管理
ISLA224P20
ISLA224P13
ISLA222P25
ISLA222P20
ISLA222P13
VINBP
VINBN
SHA
14-BIT
125 MSPS
ADC
VREF
数字
错误
更正
D [ 13 ： 0 ] P
D [ 13 ： 0 ] n的
ORP
ORN
指定outfmt
OUTMODE
VCM
VINAN
VINAP
SHA
14-BIT
125 MSPS
ADC
VREF
+
1.25V
-
–
SPI
控制
RESETN
CSB
SCLK
SDIO
SDO
NAPSLP
2012年8月17日
FN7983.3
1
OVSS
AVSS
注意：这些器件对静电放电敏感;遵循正确的IC处理程序。
1-888- INTERSIL或1-888-468-3774
|
版权所有Intersil公司美洲2012版权所有
Intersil公司（设计）和的FemtoCharge是由Intersil公司或其子公司所拥有的商标。
提及的所有其他商标均为其各自所有者的财产。
ISLA224P12
引脚配置 - LVDS模式
ISLA224P12
（ 72 LD QFN ）
顶视图
OVDD
OVSS
OVSS
AVDD
AVDD
AVDD
SCLK
SDIO
ORN
ORP
SDO
CSB
D0N
D1N
D2N
55
54 D3P
53 D3N
52 D4P
51 D4N
50 D5P
49 D5N
48 CLKOUTP
47 CLKOUTN
46 RLVDS
45 OVSS
44 D6P
43 D6N
42 D7P
41 D7N
40 D8P
39 D8N
散热垫不是按比例绘制。
咨询机械制图的
物理尺寸。
38 D9P
散热焊盘连接到AVSS
37 D9N
19
AVDD
20
AVDD
21
AVDD
22
CLKP
23
CLKN
24
CLKDIVRSTP
25
CLKDIVRSTN
26
OVSS
27
OVDD
28
D13N
29
D13P
30
D12N
31
D12P
32
OVDD
33
D11N
34
D11P
35
D10N
36
D10P
D0P
D1P
D2P
56
72
DNC
DNC
NAPSLP
VCM
AVSS
VINBP
VINBN
AVSS
AVDD
AVDD
AVSS
VINAN
VINAP
AVSS
CLKDIV
DNC
DNC
RESETN
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
引脚说明 - 72 Ld的QFN封装， LVDS模式
引脚数
1, 2, 16, 17
9, 10, 19, 20, 21, 70, 71, 72
5, 8, 11, 14
27, 32, 62
26, 45, 61, 65
3
4
6, 7
LVDS引脚名称
DNC
AVDD
AVSS
OVDD
OVSS
NAPSLP
VCM
VINBP ， VINBN
不要连接
1.8V模拟电源
模拟地
1.8V输出电源
输出地
三电平功率控制（ Nap功能，睡眠模式）
共模输出
B通道模拟输入正，负
LVDS引脚功能
2
FN7983.3
2012年8月17日
ISLA224P12
引脚说明 - 72 Ld的QFN封装， LVDS模式
引脚数
12, 13
15
18
22, 23
24, 25
28, 29
30, 31
33, 34
35, 36
37, 38
39, 40
41, 42
43, 44
46
47, 48
49, 50
51, 52
53, 54
55, 56
57, 58
59, 60
63, 64
66
67
68
69
裸露焊盘
LVDS引脚名称
VINAN ， VINAP
CLKDIV
RESETN
CLKP ， CLKN
CLKDIVRSTP ， CLKDIVRSTN
D13N ， D13P
D12N ， D12P
D11N ， D11P
D10N ， D10P
D9N ， D9P
D8N ， D8P
D7N ， D7P
D6N ， D6P
RLVDS
CLKOUTN ， CLKOUTP
D5N ， D5P
D4N ， D4P
D3N ， D3P
D2N ， D2P
D1N ， D1P
D0N ， D0P
ORN ， ORP
SDO
CSB
SCLK
SDIO
AVSS
（续）
LVDS引脚功能
A通道模拟输入负，正
三电平时钟分频控制
上电复位（低电平有效）
时钟输入真，补
同步时钟分频器复位诚然，补
LVDS 13位（ MSB ）输出补，真
LVDS 12位输出补，真
LVDS 11位输出补，真
LVDS 10位输出补，真
LVDS位9输出补，真
LVDS第8位输出补，真
LVDS第7位输出补，真
LVDS第6位输出补，真
LVDS偏置电阻（连接1 ％ 10kΩ至OVSS ）
LVDS时钟输出补，真
LVDS第5位输出补，真
LVDS 4位输出补，真
LVDS第3位输出补，真
LVDS位2输出补，真
LVDS 1位输出补，真
LVDS位0 （ LSB ）输出补，真
LVDS超量程补，真
SPI串行数据输出
SPI片选（低电平有效）
SPI时钟
SPI串行数据输入/输出
模拟地
3
FN7983.3
2012年8月17日
ISLA224P12
引脚配置 - CMOS模式
ISLA224P12
（ 72 LD QFN ）
顶视图
OVDD
OVSS
OVSS
AVDD
AVDD
AVDD
SCLK
SDIO
DNC
DNC
DNC
DNC
55
54 D3
53 DNC
52 D4
51 DNC
50 D5
49 DNC
48 CLKOUT
47 DNC
46 RLVDS
45 OVSS
44 D6
43 DNC
42 D7
41 DNC
40 D8
39 DNC
散热垫不是按比例绘制。
咨询机械制图的
物理尺寸。
38 D9
散热焊盘连接到AVSS
37 DNC
19
AVDD
20
AVDD
21
AVDD
22
CLKP
23
CLKN
24
CLKDIVRSTP
25
CLKDIVRSTN
26
OVSS
27
OVDD
28
DNC
29
D13
30
DNC
31
D12
32
OVDD
33
DNC
34
D11
35
DNC
36
D10
SDO
CSB
OR
D0
D1
72
DNC
DNC
NAPSLP
VCM
AVSS
VINBP
VINBN
AVSS
AVDD
AVDD
AVSS
VINAN
VINAP
AVSS
CLKDIV
DNC
DNC
RESETN
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
引脚说明 - 72 Ld的QFN封装， CMOS模式
引脚数
1, 2, 16, 17, 28, 30, 33, 35, 37,
39, 41, 43, 47, 49, 51, 53, 55,
57, 59, 63
9, 10, 19, 20, 21, 70, 71, 72
5, 8, 11, 14
27, 32, 62
26, 45, 61, 65
3
4
CMOS引脚名称
DNC
不要连接
CMOS引脚功能
AVDD
AVSS
OVDD
OVSS
NAPSLP
VCM
1.8V模拟电源
模拟地
1.8V输出电源
输出地
三电平功率控制（ Nap功能，睡眠模式）
共模输出
4
D2
FN7983.3
2012年8月17日
ISLA224P12
引脚说明 - 72 Ld的QFN封装， CMOS模式
引脚数
6, 7
12, 13
15
18
22, 23
24, 25
29
31
34
36
38
40
42
44
46
48
50
52
54
56
58
60
64
66
67
68
69
裸露焊盘
CMOS引脚名称
VINBP ， VINBN
VINAN ， VINAP
CLKDIV
RESETN
CLKP ， CLKN
CLKDIVRSTP ， CLKDIVRSTN
D13
D12
D11
D10
D9
D8
D7
D6
RLVDS
CLKOUT
D5
D4
D3
D2
D1
D0
OR
SDO
CSB
SCLK
SDIO
AVSS
（续）
CMOS引脚功能
B通道模拟输入正，负
A通道模拟输入负，正
三电平时钟分频控制
上电复位（低电平有效）
时钟输入真，补
同步时钟分频器复位诚然，补
CMOS 13位（ MSB ）输出
CMOS 12位输出
CMOS 11位输出
CMOS 10位输出
CMOS 9位输出
CMOS 8位输出
CMOS 7位输出
CMOS 6位输出
LVDS偏置电阻（连接1 ％ 10kΩ至OVSS ）
CMOS时钟输出
CMOS第5位输出
CMOS 4位输出
CMOS 3位输出
CMOS 2位输出
位CMOS输出1
CMOS位0 （ LSB ）输出
CMOS超范围
SPI串行数据输出
SPI片选（低电平有效）
SPI时钟
SPI串行数据输入/输出
模拟地
订购信息
产品型号
（注1,2 ）
ISLA224P12IRZ
ISLA224IR72EV1Z
KMB-001LEVALZ
KMB-001CEVALZ
注意事项：
1.这些Intersil无铅产品采用塑料包装特殊的无铅材料制成，模塑料/晶片的附属材料和镍钯金板-E4
终止完成，这是符合RoHS标准，既锡铅和无铅焊接操作兼容。 Intersil无铅产品MSL
分类，可达到或超过IPC / JEDEC J STD- 020对无铅要求的无铅峰值回流温度。
2.潮湿敏感度等级（MSL ） ，请参阅设备信息页
ISLA224P12.
有关MSL更多信息，请参阅techbrief
TB363.
部分
记号
ISLA224P12 IRZ
TEMP 。 RANGE
(°C)
-40 ° C至+ 85°C
包
（无铅）
72 Ld的QFN
PKG 。
DWG 。 ＃
L72.10x10E
评估板 - 支持125/130/200/250速度等级
LVDS主板（接口与ISLA224IR72EV1Z的LVDS输出模式）
CMOS主板（接口与ISLA224IR72EV1Z在CMOS输出模式）
5
FN7983.3
2012年8月17日
QQ：2881677436 复制
