128MB DDR SDRAM
修订历史
0版（ 1998年5月）
- 第一个版本的内部审查
版本0.1 （ 1998年6月）
- 增加了4倍组织
版本0.2 （SEP ， 1998年）
1.增加"Issue prcharge命令的device"作为电SQUENCE第四步的所有银行。
2.在掉电模式下的时序图， NOP条件加入到预充电电源关闭退出。
版本0.3 （月， 1998年）
- 增加了QFC功能。
-
加的直流电流值
- 减少I / O电容值
版本0.4 （ 1999年2月）
- 增加了DDR SDRAM的历史，以供参考（参见下页）
- 增加了低功率版本的DC规格
版本0.5 （APR ， 1999）
-Revised下面首先表现为JEDEC标准
- 增加
基于新的DC测试条件直流电流目标
版本0.6 （七月1,1999 ）
1.Modified分级政策
从
To
-Z （ 133Mhz的）
-Z （ 133Mhz的/ 266Mbps @ CL = 2 ）
-8 （ 125MHz的）
-Y （ 133Mhz/266Mbps@CL=2.5 ）
-0 （ 100Mhz的）
-0 （ 100Mhz的/ 200Mbps的@ CL = 2 ）
2.Modified下面的AC规格值
从。
-Z
TAC
tDQSCK
TDQSQ
TDS / TDH
tCDLR
*1
TPRE
*1
tRPST
*1
tHZQ
*1
*1
目标
要。
-0
1ns的+/-
1ns的+/-
+/- 0.75ns
0.75纳秒
2.5tCK-tDQSS
1tCK +/- 1纳秒
TCK / 2 +/- 1纳秒
TCK / 2 +/- 1纳秒
-Z
+/- 0.75ns
+/- 0.75ns
+/- 0.5ns的
0.5纳秒
1tCK
0.9 / 1.1 TCK
0.4 / 0.6 TCK
+/- 0.75ns
-Y
+/- 0.75ns
+/- 0.75ns
+/- 0.5ns的
0.5纳秒
1tCK
0.9 / 1.1 TCK
0.4 / 0.6 TCK
+/- 0.75ns
-0
+/- 0.8ns
+/- 0.8ns
+/- 0.6ns
0.6纳秒
1tCK
0.9 / 1.1 TCK
0.4 / 0.6 TCK
+/-0.8ns
+/- 0.75ns
+/- 0.75ns
+/- 0.5ns的
0.5纳秒
2.5tCK-tDQSS
1tCK +/- 0.75ns
TCK / 2 +/- 0.75ns
TCK / 2 +/- 0.75ns
：改变描述方法相同的功能。这意味着，没有从以前的版本不同。
3.Changed以下AC参数符号
从。
要。
tDQCK
TAC
从CK / CK的输出数据的访问时间
版本0.61 （八月9,1999 ）
- 在第30页的改"write的一些值，支持自动precharge"表不同的银行。
断言
命令
老
读
读+ AP
*1
法律
法律
对于不同的银行
3
新
违法
违法
老
法律
法律
4
新
违法
违法
- 2 63 -
REV 。 0.61月9 '99
128MB DDR SDRAM
修订历史
-
本次修订的历史是64兆，只有在其他密度的参考。
目标
版本0.5 （ JUN 1997 ）
- 第一个版本对外发布
- 在中心对齐DQ的读取和写入， 3.3V VDD / VDDQ ， LVTTL指挥和SSTL的DQ ， DQS ， CK和DM 。
版本0.6 （ 1997年9月）
- 更改为边缘alignedDQ在读
- 添加详细的详细描述每个功能
版本0.7 （ 1998年1月）
- 电源： 3.3V +10 ％ ， - 对设备操作5 ％电源（VDD ）
2.5V的电源I / O接口（ VDDQ ）
- 接口：添加SSTL_2为CK / DM （ I类） ， DQ / DQS （ II级）的KM416H431T 。
*把两部分的数字， KM416H430T和KM416H431T 。
- 时钟输入：更改为从单端时钟差分时钟。
*使用CK ， CK代替CLK 。
- 包装：变化，而不是54pin TSOP -II为66pin TSOP -II ，
- tDQSS ：更改为0.75 1.25 TCK形式为3ns 1 TCK 。
添加tSDQS （ DQS -在设置时间）
- 在第13页， "DM可以 "修改为"DM必须 " 。
- 拧紧AC规格更改CK / CK戒严/低电平0.4 （分）宽/0.6 （最大值） TCK为0.45 （分） /0.55 （最大） TCK 。
从差分时钟->更好的输入时钟的占空比。
版本0.8 （ 1998年2月）
- 在引脚48和49 ，从48 Vref的， 49 VSS至48 VSS时， 49 Vref的正确的PIN旋转。
版本0.9 （ 1998年3月）
- 改变上电顺序
。添加EMRS的DLL使能/禁止
。更改DLL复位引脚从A9到A8的MRS 。
- 改变速度范围
。添加133Mhz的（ 266Mbps /针） ，除去-12 （ 83MHz的）
- 变化的输出负载电路
- 更改输入电容
- 添加评论读取中断写时序：读命令中断写不能
在写命令的下一个时钟边沿发出。
- 修改第24页上的简化状态图。
版本0.91 （ 1998年5月）
- 更改部件号从KM416H430T / KM416H431T到KM416H4030T / KM416H4031T
- 增加了第30页上的66pin封装尺寸。
- 改变输出负载电路2第29页
- 删除CL = 1.5
- 修正错别字
- 3 63 -
REV 。 0.61月9 '99
128MB DDR SDRAM
目录
修订历史
DDR SDRAM订购信息
1.主要特点
1.1特性
1.2工作频率
通过组织1.3设备信息
2.封装引脚&尺寸
2.1包装Pintout
2.2输入/输出功能说明
2.3 66引脚的TSOP （II） / MS- 024FC包的物理尺寸
3.功能描述
3.1简化的状态图
3.2基本功能
3.2.1上电排序
3.2.2模式寄存器定义
3.2.2.1模式寄存器设置（ MRS）
3.2.2.2扩展模式寄存器设置（ EMRS ）
目标
2
8
9
9
9
9
10
10
11
12
13
13
14
14
15
15
17
18
18
19
19
19
20
20
21
22
22
23
24
3.2.3预充电
3.2.4无操作（ NOP ） &设备取消
3.2.5行活动
3.2.6读取银行
3.2.7写银行
对于DDR SDRAM 3.3基本功能
3.3.1突发读操作
3.3.2突发写操作
3.3.3读通过读中断
3.3.4读取写&突发停止追访
3.3.5读通过预充电中断
3.3.6写一个写中断
- 4 63 -
REV 。 0.61月9 '99
128MB DDR SDRAM
3.3.7写一个读& DM中断
3.3.8写一个预充电& DM中断
3.3.9突发停止
3.3.10 DM屏蔽
3.3.11阅读自动预充电
3.3.12写带自动预充电
3.3.13自动刷新&自我刷新
3.3.14掉电
目标
25
26
27
28
29
30
31
32
4.命令真值表
5.功能真值表
6.绝对最大额定值
7.直流工作条件&规格
7.1 DC工作条件
7.2直流规范
8.交流工作条件& Timming规格
8.1交流工作条件
8.2交流Timming参数&规格
33
34
39
39
39
40
41
41
42
9. AC运行试验条件
10.输入/输出电容
11. IBIS ： I / V特性的输入和输出缓冲器
11.1强度普通司机
11.2半强度的驱动程序（将包含在将来）
12. QFC功能
QFC定义
在读操作QFC timming
与tDQSSmax写操作QFC timming
与tDQSSmin写操作QFC timming
44
44
45
45
47
48
48
48
49
49
- 5 63 -
REV 。 0.61月9 '99
QQ：2880707522 复制
