KM416S1120D
修订历史
版本1.4 （六月10日1999）
CMOS SDRAM
的tRCD / tRP的/ tRAS的/ tRC的交流值被返回给时钟周期的数目。这些也可以转化为NS-单位
基于值由时钟周期和各部分的时钟周期时间的数量相乘。因此，
- 改变KM416S1120D - 7/8各的tRCD和TRP从18ns至21ns / 20ns的
- 对KM416S1120D 7个/ 8 ，从67ns / 68ns至70ns的tRC的改变
- KM416S1120D - 6从66ns （ 11CLK ）来为60ns的tRC的改变（ 10CLK ）
添加KM416S1120D -C （ 183MHz @ CL3 ）的一部分。对于-C一部分， TRDL = 2CLK可以支持它是由斗distingusihed
CODE "J"
版本1.3 （ 1999年4月）
改进的上电顺序。
- 改变了我
LI
从+/- 1uA的至+/-为10uA 。
更改TSAC和KM416S1120DT -G / F8 @ CL2和KM416S1120DT -G / F10 @ CL3 tSHZ从为7ns至为6ns 。
版本1.2 （ 1999年3月）
删除KM416S1120D -Z （ 125MHz的@ CL2 ）的一部分。
支持TRDL = 2CLK为-6是由斗码"J"区分的一部分。
版本1.1 （ 1999年2月）
KM416S1120D -7/ 8的改变VDD条件@ CL2从3.135V 3.6V到3.0V 3.6V 。
将AC特性表的格式。
1.0修订版（ 1999年2月） -
最终科幻
KM416S1120D - 6的改变TRDL @ CL3从2CLK到1CLK
更改tRAS的和tRC的KM416S1120D -7 @ CL2从6CLK和8CLK到5CLK和7CLK每个。
更改TSAC和KM416S1120D -7 tSHZ @ CL3从为6ns至5.5ns
从3纳秒改变KM416S1120D -8/ 10 TOH来为2.5ns
添加KM416S1120D -Z （ 125MHz的@ CL2 ）
更改KM416S1120D -7 ICC1 @ CL2从120毫安到110毫安
版本0.0 （ 1998年11月） -
初步
初稿
-2-
修订版1.4 （ 1999年6月）
KM416S1120D
512K X 16Bit的X 2银行同步DRAM
特点
3.3V电源
LVTTL与复用地址兼容
双银行操作
MRS周期与解决关键程序
- 。 CAS延迟（ 2 & 3 ）
- 。突发长度（1， 2，4， 8 &全页）
- 。突发类型（顺序&交错）
所有的输入进行采样，该系统的正向边沿
时钟
突发读取单位写操作
DQM用于屏蔽
自动&自我刷新
15.6us刷新占空比（ 2K / 32毫秒）
CMOS SDRAM
概述
该KM416S1120D是16777216位同步高速数据
率动态RAM组织为2× 524,288字16位，
制造与三星的高性能CMOS技
术。同步设计允许与精确的周期控制
使用系统时钟的I / O事务都可能在每个时钟
周期。工作频率范围，可编程突发
长度和可编程延迟允许在同一个设备要
对于各种高带宽是有用的，高性能的MEM
储器系统的应用程序。
订购信息
产品型号
KM416S1120DT-G/FC
KM416S1120DT-G/F6
KM416S1120DT-G/F7
KM416S1120DT-G/F8
KM416S1120DT-G/F10
最大频率。
183MHz
166MHz
143MHz
125MHz
100MHz
LVTTL
50
TSOP （II）的
接口封装
功能框图
I / O控制
LWE
LDQM
数据输入寄存器
BANK SELECT
刷新计数器
输出缓冲器
行解码器
SENSE AMP
512K ×16
行缓冲区
DQI
地址寄存器
CLK
添加
512K ×16
列解码器
上校缓冲区
延迟&突发长度
LRAS
LCBR
LCKE
LRAS
LCBR
LWE
LCAS
注册时间
编程注册
LWCBR
LDQM
CLK
CKE
CS
RAS
CAS
WE
L（ U） DQM
*三星电子保留权利
改变产品或规格不
通知。
-3-
修订版1.4 （ 1999年6月）
KM416S1120D
绝对最大额定值
参数
任何引脚相对于VSS的电压
在V电压
DD
供应相对于VSS
储存温度
功耗
短路电流
符号
V
IN
, V
OUT
V
DD
, V
DDQ
T
英镑
P
D
I
OS
价值
-1.0 ~ 4.6
-1.0 ~ 4.6
-55 ~ +150
1
50
CMOS SDRAM
单位
V
V
°C
W
mA
注意：
如果绝对最大额定值超出可能会造成永久性损坏设备。
功能操作应仅限于推荐工作条件。
暴露于超过推荐的电压较高的时间过长可能会影响器件的可靠性。
直流工作条件
推荐工作条件（电压参考V
SS
= 0V ，T
A
= 0 70℃ ）
参数
电源电压
输入逻辑高votlage
输入逻辑低电压
输出逻辑高电平
输出逻辑低电压
输入漏电流
符号
V
DD
, V
DDQ
V
IH
V
IL
V
OH
V
OL
I
LI
民
3.0
2.0
-0.3
2.4
-
-10
典型值
3.3
3.0
0
-
-
-
最大
3.6
V
DDQ
+0.3
0.8
-
0.4
10
单位
V
V
V
V
V
uA
记
4
1
2
I
OH
= -2mA
I
OL
= 2毫安
3
注意：
1. V
IH
（最大）= 5.6伏交流电。过冲电压的持续时间
≤
3ns.
:
2. V
IL
（分钟） = -2.0V交流。下冲电压持续时间
≤
3ns.
3.任何输入0V
≤
V
IN
≤
V
DDQ
.
输入漏电流包括高阻输出漏所有双向缓冲器，三态输出。
4. KM416S1120D -C / 6的VDD条件为3.135V 3.6V 。
电容
(V
DD
= 3.3V ，T
A
= 23 ° C，F = 1MHz时， V
REF
=1.4V
±
200毫伏）
针
符号
C
CLK
C
IN
C
添加
C
OUT
民
2
2
2
3
最大
4
4
4
5
单位
pF
pF
pF
pF
时钟
RAS ， CAS，WE ， CS ， CKE ， L（ U） DQM
地址
DQ
0
？ DQ
15
去耦电容线路指南
推荐的去耦电容加到电源线板。
参数
V之间的退耦电容
DD
和V
SS
V之间的退耦电容
DDQ
和V
SSQ
符号
C
DC1
C
DC2
价值
0.1 + 0.01
0.1 + 0.01
单位
uF
uF
注意：
1. V
DD
和V
DDQ
销彼此分开。
所有V
DD
引脚连接在芯片上。所有V
DDQ
引脚连接在芯片上。
2. V
SS
和V
SSQ
销彼此分开
所有V
SS
引脚连接在芯片上。所有V
SSQ
引脚连接在芯片上。
-5-
修订版1.4 （ 1999年6月）
QQ：2880707522 复制
