KM29U64000T ， KM29U64000IT
文档标题
8M ×8位NAND闪存
FL灰内存
修订历史
修订历史号
0.0
1.0
1.1
首次发行。
数据表， 1998年
数据表。 1999
1 ）增加了CE不要'的数据加载和读期间护理模式
t
草案日期
1998年4月10日
1998年7月14日
1999年4月10日
备注
初步
最终科幻
最终科幻
所附的说明书准备和批准三星电子。 SAMSUNG ELECTRONICS CO 。 ， LTD 。保留随时更改的权利
规格。三星电子将评估和回复您的要求和有关设备的问题。如果您有任何疑问，请联系
三星分支机构靠近你。
1
KM29U64000T ， KM29U64000IT
8M ×8位NAND闪存
特点
电源电压： 2.7V 3.6V
组织
- 存储单元阵列： （ 8M + 256K ）位x 8位
- 数据寄存器： （ 512 + 16 ）位x8bit
自动编程和擦除
- 页编程： （ 512 + 16 ）字节
- 块擦除： （ 8K + 256 ）字节
528字节页读操作
- 随机存取：为7μs （最大）
- 串行页面访问：为50ns （最小值）
快速写周期时间
- 计划时间：为200μs （典型值）
- 块擦除时间： 2毫秒（典型值）。
命令/地址/数据多路复用I / O端口
硬件数据保护
- 编程/擦除锁定在电源转换
可靠的CMOS浮栅技术
- 耐力： 1M编程/擦除周期
- 数据保存： 10年
命令寄存器操作
44 （ 40 ） - 引脚TSOP II型（ 400mil / 0.8 mm间距）
FL灰内存
概述
该KM29U64000是8M （ 8388608 ） x8bit NAND闪存存储器
储器与备用256K （ 262,144 ） x8bit 。它的NAND单元提供
为固态大容量存储最具成本效益的解决方案
市场。程序运行的程序在528字节页
通常为200μS和擦除操作可在典型进行
ically 2MS一个8K字节的块。在页面的数据可以被读
出每字节为50ns周期时间。在I / O引脚作为端口
对地址和数据输入/输出以及命令输入。
芯片上的写控制器自动完成所有的编程和擦除
功能包括脉冲重复，在必要时和跨
最终检验和数据的裕度。即使是写密集型系
电信设备制造商可以利用的KM29U64000的扩展
通过提供任一百万程序的可靠性/擦除周期
ECC （错误纠正码）或实时映射出algo-
rithm 。这些算法已经在许多大规模实施
存储的应用程序，并在备用16字节的页的
结合其他512个字节可以由系统 - 利用
平ECC 。
该KM29U64000是大的非易失性的最佳解决方案
存储应用，如固态文件存储，数字
录音笔，数码相机等便携式应用
系统蒸发散需要非易失性。
引脚配置
引脚说明
V
SS
CLE
ALE
WE
WP
N.C
N.C
N.C
N.C
N.C
N.C
N.C
N.C
N.C
N.C
I/O0
I/O1
I/O2
I/O3
V
SS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
V
CC
CE
RE
R / B
SE
N.C
N.C
N.C
N.C
N.C
引脚名称
I / O0 - I / O7
CLE
ALE
CE
RE
WE
WP
SE
R / B
V
CC
V
CC
Q
V
SS
N.C
引脚功能
数据输入/输出
命令锁存使能
地址锁存使能
芯片使能
读使能
写使能
写保护
备用区启用
READY / BUSY输出
电源（ 2.7V 3.6V ）
输出缓冲电源（ 2.7V 3.6V或5.0V ）
地
无连接
N.C
N.C
N.C
N.C
N.C
I/O7
I/O6
I/O5
I/O4
V
CC
Q
44 （40）， TSOP （II）的
标准型
记
：将所有V
CC
, V
CC
Q和V
SS
每个器件的引脚供电电源输出。
不要让V
CC
或V
SS
断开。
2
KM29U64000T ， KM29U64000IT
图1.功能框图
V
CC
V
SS
A
9
- A
22
X -缓冲器
锁存器
&解码器
Y型缓冲器
锁存器
&解码器
Y型GATING
FL灰内存
下半场页面注册& S / A
64M + 2M位
NAND闪存
ARRAY
（ 512 + 16 ）字节x 16384
上半场页面注册& S / A
A
0
- A
7
A
8
命令
命令
注册
Y型GATING
I / O缓冲器&锁存器
V
CC
Q
V
SS
I/0 0
I/0 7
CE
RE
WE
控制逻辑
&高压
发电机
全球缓冲区
产量
司机
CLE ALE WP
图2.阵列组织
1块（ = 16行）
（ 8K + 256 ）字节
16K行
（ = 1024块）
上半场页寄存器
（ = 256字节）
下半场页寄存器
（ = 256字节）
第1页= 528字节
1块= 528字节× 16页
= （ 8K + 256 ）字节
1设备= 528字节x 16Pages ×1024块
= 66兆位
8位
16字节的列
512B列
页寄存器
512字节
I / O 0 I / O 7
16字节
I / O 0
第一个周期
第二个周期
第三轮
A
0
A
9
A
17
I / O 1
A
1
A
10
A
18
I / O 2
A
2
A
11
A
19
I / O 3
A
3
A
12
A
20
I / O 4
A
4
A
13
A
21
I / O 5
A
5
A
14
A
22
I / O 6
A
6
A
15
*X
I / O 7
A
7
A
16
*X
列地址
行地址
（页面地址）
记
：列地址：启动注册的地址。
00H命令（读） ：定义寄存器上半年的起始地址。
01H命令（读） ：定义寄存器下半年的起始地址。
* A
8
内部由00H或01H命令设置为"Low"或"High" 。
* X可以是高还是低。
3
KM29U64000T ， KM29U64000IT
产品介绍
FL灰内存
该KM29U64000是由528列组织为16,384行的66Mbit （ 69206016位）内存。备件16列
位于从列地址为512 527阿528字节的数据寄存器连接到存储器单元阵列容纳数据传输
在页面读取和页编程操作的I / O缓冲区和内存之间的FER 。存储器阵列由16个单元的
被串联连接以形成NAND结构。每16个单元的驻留在不同的页面。一个块由16
一个NAND结构形成页，共16个单元的4224 NAND结构。阵列组织示于图2中。
程序和读操作都在一个页面基础上执行的，而擦除操作以块为基础执行。内存
阵列由1024分别可擦除8K字节的块。它表明，逐位擦除操作被禁止的
KM29U64000.
该KM29U64000具有复用为8个I / O的地址。该方案极大地减少引脚数量，并允许系统
升级到未来的密度维持在主板设计的一致性。命令，地址和数据都是通过写入
I / O的通过将WE低，而CE为低。数据锁定在WE的上升沿。命令锁存使能（ CLE ）和地址
锁存使能（ ALE ）用于复分别命令和地址，通过I / O引脚。所有命令都需要一个总线周期
除了块擦除命令，它需要两个周期：一个周期用于擦除设置和另一个块擦除后，执行
地址加载。在8M字节的物理空间要求23的地址，因此需要三个周期的字节级寻址：同事
UMN地址，低行地址和高的行地址，按照该顺序。页面读取和页编程需要同样的三个地址
以下周期所需的指令输入。在块擦除操作中，但是，仅在两个行地址周期被使用。
设备操作都通过写入特定的命令到命令寄存器选择。表1定义的特定命令
该KM29U64000 。
表1.命令集
功能
连续数据输入
阅读1
阅读2
读取ID
RESET
页编程
块擦除
阅读状态
1日。周期
80h
00h/01h
(1)
50h
(2)
90h
FFH
10h
60h
70h
第2位。周期
-
-
-
-
-
-
D0h
-
O
O
在繁忙接受命令
记
1. 00H命令定义启动寄存器上半年的地址。
该01H命令定义启动寄存器下半年的地址。
之后，由01H命令对寄存器的下半年数据存取，状态指针
自动移动到下一个周期的前半寄存器（ 00H ） 。
2. 50H命令只当SE （引脚40 ）为低电平。
4
KM29U64000T ， KM29U64000IT
引脚说明
命令锁存使能（ CLE ）
FL灰内存
在CLE输入控制用于发送到命令寄存器的命令的路径激活。当高电平有效，命令锁存
入命令寄存器通过上WE信号的上升沿，在I / O端口。
地址锁存使能（ ALE ）
在ALE输入控制用于地址和输入数据的路径激活到内部地址/数据寄存器。
地址锁存WE与ALE高的上升沿，并当ALE为低的输入数据被锁存。
芯片使能（ CE ）
行政长官输入设备选择控制。当CE变高的读出操作期间，设备将返回到待机模式。
然而，当设备处于忙状态期间的编程或擦除，CE高将被忽略，并且不返回该设备到待机
模式。
写使能（ WE）
在WE输入控制写入到I / O端口。命令，地址和数据被锁存，在WE脉冲的上升沿。
读使能（ RE ）
对RE输入是串行数据输出控制，并且当有源驱动器中的数据到I / O总线。数据是下降沿后有效TREA
RE的这也加一内部列地址计数器。
备用区启用（ SE ）
在SE输入控制备用区域选择时， SE为高，是Read1 ，连续在装置的选择取消备用区
数据输入和页面编程。
I / O端口： I / O 0 I / O 7
在I / O引脚在读操作期间用于输入命令，地址和数据，并输出数据。在I / O引脚浮到高阻
当芯片被释放或当输出被禁止。
写保护（ WP ）
WP引脚提供了在电源转换无意的写/擦除保护。内置高压发生器复位时，
WP引脚为低电平有效。
就绪/忙（ R / B）
中的R / B输出指示设备操作的状态。当低，则表明一编程，擦除或随机读操作是
在过程中和完成后返回高电平状态。这是一个开漏输出，不浮到高阻状态时，芯片
被取消或输出被禁止。
电源线（V
CC
＆放大器; V
CC
Q)
在V
CC
Q是用于I / O接口逻辑电路的电源。它是由电主电源线隔离（V
CC
= 2.7V 3.6V ），用于支撑
5V容限I / O与在V + 5V电源
CC
Q.
5
KM29U64000T ， KM29U64000IT
文档标题
8M ×8位NAND闪存
FL灰内存
修订历史
修订历史号
0.0
1.0
1.1
首次发行。
数据表， 1998年
数据表。 1999
1 ）增加了CE不要'的数据加载和读期间护理模式
t
草案日期
1998年4月10日
1998年7月14日
1999年4月10日
备注
初步
最终科幻
最终科幻
所附的说明书准备和批准三星电子。 SAMSUNG ELECTRONICS CO 。 ， LTD 。保留随时更改的权利
规格。三星电子将评估和回复您的要求和有关设备的问题。如果您有任何疑问，请联系
三星分支机构靠近你。
1
KM29U64000T ， KM29U64000IT
8M ×8位NAND闪存
特点
电源电压： 2.7V 3.6V
组织
- 存储单元阵列： （ 8M + 256K ）位x 8位
- 数据寄存器： （ 512 + 16 ）位x8bit
自动编程和擦除
- 页编程： （ 512 + 16 ）字节
- 块擦除： （ 8K + 256 ）字节
528字节页读操作
- 随机存取：为7μs （最大）
- 串行页面访问：为50ns （最小值）
快速写周期时间
- 计划时间：为200μs （典型值）
- 块擦除时间： 2毫秒（典型值）。
命令/地址/数据多路复用I / O端口
硬件数据保护
- 编程/擦除锁定在电源转换
可靠的CMOS浮栅技术
- 耐力： 1M编程/擦除周期
- 数据保存： 10年
命令寄存器操作
44 （ 40 ） - 引脚TSOP II型（ 400mil / 0.8 mm间距）
FL灰内存
概述
该KM29U64000是8M （ 8388608 ） x8bit NAND闪存存储器
储器与备用256K （ 262,144 ） x8bit 。它的NAND单元提供
为固态大容量存储最具成本效益的解决方案
市场。程序运行的程序在528字节页
通常为200μS和擦除操作可在典型进行
ically 2MS一个8K字节的块。在页面的数据可以被读
出每字节为50ns周期时间。在I / O引脚作为端口
对地址和数据输入/输出以及命令输入。
芯片上的写控制器自动完成所有的编程和擦除
功能包括脉冲重复，在必要时和跨
最终检验和数据的裕度。即使是写密集型系
电信设备制造商可以利用的KM29U64000的扩展
通过提供任一百万程序的可靠性/擦除周期
ECC （错误纠正码）或实时映射出algo-
rithm 。这些算法已经在许多大规模实施
存储的应用程序，并在备用16字节的页的
结合其他512个字节可以由系统 - 利用
平ECC 。
该KM29U64000是大的非易失性的最佳解决方案
存储应用，如固态文件存储，数字
录音笔，数码相机等便携式应用
系统蒸发散需要非易失性。
引脚配置
引脚说明
V
SS
CLE
ALE
WE
WP
N.C
N.C
N.C
N.C
N.C
N.C
N.C
N.C
N.C
N.C
I/O0
I/O1
I/O2
I/O3
V
SS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
V
CC
CE
RE
R / B
SE
N.C
N.C
N.C
N.C
N.C
引脚名称
I / O0 - I / O7
CLE
ALE
CE
RE
WE
WP
SE
R / B
V
CC
V
CC
Q
V
SS
N.C
引脚功能
数据输入/输出
命令锁存使能
地址锁存使能
芯片使能
读使能
写使能
写保护
备用区启用
READY / BUSY输出
电源（ 2.7V 3.6V ）
输出缓冲电源（ 2.7V 3.6V或5.0V ）
地
无连接
N.C
N.C
N.C
N.C
N.C
I/O7
I/O6
I/O5
I/O4
V
CC
Q
44 （40）， TSOP （II）的
标准型
记
：将所有V
CC
, V
CC
Q和V
SS
每个器件的引脚供电电源输出。
不要让V
CC
或V
SS
断开。
2
KM29U64000T ， KM29U64000IT
图1.功能框图
V
CC
V
SS
A
9
- A
22
X -缓冲器
锁存器
&解码器
Y型缓冲器
锁存器
&解码器
Y型GATING
FL灰内存
下半场页面注册& S / A
64M + 2M位
NAND闪存
ARRAY
（ 512 + 16 ）字节x 16384
上半场页面注册& S / A
A
0
- A
7
A
8
命令
命令
注册
Y型GATING
I / O缓冲器&锁存器
V
CC
Q
V
SS
I/0 0
I/0 7
CE
RE
WE
控制逻辑
&高压
发电机
全球缓冲区
产量
司机
CLE ALE WP
图2.阵列组织
1块（ = 16行）
（ 8K + 256 ）字节
16K行
（ = 1024块）
上半场页寄存器
（ = 256字节）
下半场页寄存器
（ = 256字节）
第1页= 528字节
1块= 528字节× 16页
= （ 8K + 256 ）字节
1设备= 528字节x 16Pages ×1024块
= 66兆位
8位
16字节的列
512B列
页寄存器
512字节
I / O 0 I / O 7
16字节
I / O 0
第一个周期
第二个周期
第三轮
A
0
A
9
A
17
I / O 1
A
1
A
10
A
18
I / O 2
A
2
A
11
A
19
I / O 3
A
3
A
12
A
20
I / O 4
A
4
A
13
A
21
I / O 5
A
5
A
14
A
22
I / O 6
A
6
A
15
*X
I / O 7
A
7
A
16
*X
列地址
行地址
（页面地址）
记
：列地址：启动注册的地址。
00H命令（读） ：定义寄存器上半年的起始地址。
01H命令（读） ：定义寄存器下半年的起始地址。
* A
8
内部由00H或01H命令设置为"Low"或"High" 。
* X可以是高还是低。
3
KM29U64000T ， KM29U64000IT
产品介绍
FL灰内存
该KM29U64000是由528列组织为16,384行的66Mbit （ 69206016位）内存。备件16列
位于从列地址为512 527阿528字节的数据寄存器连接到存储器单元阵列容纳数据传输
在页面读取和页编程操作的I / O缓冲区和内存之间的FER 。存储器阵列由16个单元的
被串联连接以形成NAND结构。每16个单元的驻留在不同的页面。一个块由16
一个NAND结构形成页，共16个单元的4224 NAND结构。阵列组织示于图2中。
程序和读操作都在一个页面基础上执行的，而擦除操作以块为基础执行。内存
阵列由1024分别可擦除8K字节的块。它表明，逐位擦除操作被禁止的
KM29U64000.
该KM29U64000具有复用为8个I / O的地址。该方案极大地减少引脚数量，并允许系统
升级到未来的密度维持在主板设计的一致性。命令，地址和数据都是通过写入
I / O的通过将WE低，而CE为低。数据锁定在WE的上升沿。命令锁存使能（ CLE ）和地址
锁存使能（ ALE ）用于复分别命令和地址，通过I / O引脚。所有命令都需要一个总线周期
除了块擦除命令，它需要两个周期：一个周期用于擦除设置和另一个块擦除后，执行
地址加载。在8M字节的物理空间要求23的地址，因此需要三个周期的字节级寻址：同事
UMN地址，低行地址和高的行地址，按照该顺序。页面读取和页编程需要同样的三个地址
以下周期所需的指令输入。在块擦除操作中，但是，仅在两个行地址周期被使用。
设备操作都通过写入特定的命令到命令寄存器选择。表1定义的特定命令
该KM29U64000 。
表1.命令集
功能
连续数据输入
阅读1
阅读2
读取ID
RESET
页编程
块擦除
阅读状态
1日。周期
80h
00h/01h
(1)
50h
(2)
90h
FFH
10h
60h
70h
第2位。周期
-
-
-
-
-
-
D0h
-
O
O
在繁忙接受命令
记
1. 00H命令定义启动寄存器上半年的地址。
该01H命令定义启动寄存器下半年的地址。
之后，由01H命令对寄存器的下半年数据存取，状态指针
自动移动到下一个周期的前半寄存器（ 00H ） 。
2. 50H命令只当SE （引脚40 ）为低电平。
4
KM29U64000T ， KM29U64000IT
引脚说明
命令锁存使能（ CLE ）
FL灰内存
在CLE输入控制用于发送到命令寄存器的命令的路径激活。当高电平有效，命令锁存
入命令寄存器通过上WE信号的上升沿，在I / O端口。
地址锁存使能（ ALE ）
在ALE输入控制用于地址和输入数据的路径激活到内部地址/数据寄存器。
地址锁存WE与ALE高的上升沿，并当ALE为低的输入数据被锁存。
芯片使能（ CE ）
行政长官输入设备选择控制。当CE变高的读出操作期间，设备将返回到待机模式。
然而，当设备处于忙状态期间的编程或擦除，CE高将被忽略，并且不返回该设备到待机
模式。
写使能（ WE）
在WE输入控制写入到I / O端口。命令，地址和数据被锁存，在WE脉冲的上升沿。
读使能（ RE ）
对RE输入是串行数据输出控制，并且当有源驱动器中的数据到I / O总线。数据是下降沿后有效TREA
RE的这也加一内部列地址计数器。
备用区启用（ SE ）
在SE输入控制备用区域选择时， SE为高，是Read1 ，连续在装置的选择取消备用区
数据输入和页面编程。
I / O端口： I / O 0 I / O 7
在I / O引脚在读操作期间用于输入命令，地址和数据，并输出数据。在I / O引脚浮到高阻
当芯片被释放或当输出被禁止。
写保护（ WP ）
WP引脚提供了在电源转换无意的写/擦除保护。内置高压发生器复位时，
WP引脚为低电平有效。
就绪/忙（ R / B）
中的R / B输出指示设备操作的状态。当低，则表明一编程，擦除或随机读操作是
在过程中和完成后返回高电平状态。这是一个开漏输出，不浮到高阻状态时，芯片
被取消或输出被禁止。
电源线（V
CC
＆放大器; V
CC
Q)
在V
CC
Q是用于I / O接口逻辑电路的电源。它是由电主电源线隔离（V
CC
= 2.7V 3.6V ），用于支撑
5V容限I / O与在V + 5V电源
CC
Q.
5
