K7P403622B
K7P401822B
功能说明
128Kx36 & 256Kx18 SRAM
该K7P403622B和K7P401822B是4718592位同步管道模式SRAM器件。他们被组织为131,072
由36位K7P403622B和262,144言字由18位K7P401822B ,采用了三星先进的CMOS制造
技术。
单差分PECL电平K时钟或单端或差分时钟LVTTL用于启动读/写操作,所有
内部操作是自定时的。在K时钟,地址,写入启用的上升沿同步选择和数据项都稳压
内部istered 。奏数据从输出寄存器更新,日K时钟的下一个上升沿。内部写入数据缓冲区允许
写入数据的地址和控制之后跟着一个周期。该包是119 ( 7x17 )与上1.27mm间距球球栅阵列。
读操作
在读操作,地址和控制是在K时钟的第一个上升沿注册,则内部数组
K时钟的第一和第二边缘之间的读出。数据输出从输出寄存器更新关闭K时钟的第二个上升沿。
在连续的读操作,其中的地址是相同的,该数据输出,必须保持恒定,而没有任何毛刺。这
特性是因为SRAM中将由设备读取,将操作比SRAM的频率慢,并且需要多
的PLE SRAM的周期来执行一个读取操作。
写操作(延迟写入)
在写入操作期间,地址和控制被登记在K个时钟和数据输入的第一个上升沿被登记在
下面K时钟上升沿。写地址和数据的输入被存储在数据寄存器中,直到下一个写操作,并且
仅在下一写入opeation完全写入到SRAM阵列的数据输入端。 [:为d的]和使用SW被支持字节写入操作
SW的定时[ A:D ]是相同的SW信号。
旁路读操作
当随后读操作的最后一个写操作,其中写入和读出地址发生旁路读操作
相同的。对于这种情况,数据输出是由在寄存器代替SRAM阵列中的数据。旁路读取操作发生在一个字节
字节的基础。如果只有一个字节的写操作期间写入,但在读操作时需要对同一个地址,一个局部旁路
发生读操作,因为在新的字节数据是从在寄存器中的数据,而remaing字节是从SRAM阵列。
睡眠模式
休眠模式是通过将异步ZZ引脚为高电平启动低功耗模式。在睡眠模式下,所有其他输入将被忽略
和产出被带到一个高阻抗状态。睡眠模式电流和输出高阻在指定的睡眠后保证
模式的启用时间。在睡眠模式下的存储器阵列的数据内容将被保留。休眠模式下不能启动,直至毕竟
挂起的操作已经完成,因为任何挂起的操作将无法保证,一旦睡眠模式启动。正常操作
令可以通过将ZZ引脚为低电平可以恢复,但只有指定的睡眠模式恢复的时间后。
模式控制
有两种控制模式选择引脚(M
1
和M
2
)用于设置读取正确的协议。该SRAM支持单时钟流水线
操作模式。为了正确指定的设备运行,男
1
必须连接到V
SS
和M
2
必须连接到V
DD
。这些
模式引脚必须设置在上电时,必须在器件工作期间不发生变化。
上电/掉电电源电压序列
下面的电电源电压序列建议: V
SS
, V
DD
, V
DDQ
和V
IN
. V
DD
和V
DDQ
可以应用simulta-
neously ,只要V
DDQ
不超过V
DD
超过电期间0.5V 。下面掉电电源电压
拆除顺序建议: V
IN
, V
REF
, V
DDQ
, V
DD
, V
SS
. V
DD
和V
DDQ
可同时被除去,只要V
DDQ
不超过V
DD
通过以上的过程中掉电0.5V 。
-4-
2003年7月
修订版1.2