K7B803625M
K7B801825M
文档标题
256Kx36 & 512Kx18同步SRAM
256Kx36 & 512Kx18位同步突发SRAM
修订历史
版本号
0.0
0.1
历史
最初的草案
改变直流特性。
I
SB
从60毫安值90mA的在-8
I
SB
在50mA值80mA的-9
I
SB
从40毫安至70mA值在-10
I
SB1
在10mA至30mA的价值
I
SB2
在10mA至30mA的价值
1.更改吨
CD
从8.0ns到8.5ns -8
2.更改吨
CYC
从13.0ns至12.0ns -10
3.改变DC的IC卡和参数条件
I
CC
;从300毫安至350mA时-8 ，
从260毫安300mA的电流为-9 ，
从220毫安到260毫安在-10℃ ，
I
SB
;从90毫安130毫安在-8 ，
从80毫安120mA的-9 ，
从70毫安到110毫安在-10℃ ，
1. A
DD
119BGA （ 7x17球栅阵列封装） 。
2. A
DD
X32组织。
加V
DDQ
电源电压（ 2.5V ）
改变了V
OL
从0.2V到0.4V ，在2.5V的I / O最大值。
1.最终规格发布。
2.拆下X32组织。
1.删除V
DDQ
电源电压（ 2.5V）
1.改变了我
CC
从350毫安到330毫安在-8 。
2.添加斌-7 。 （ TCD 7.5ns ） 。
1.添加V
DDQ
电源电压（ 2.5V）
1.改变TCYC从为12ns至10ns的-9 。
草案日期
四月。 10 。 1998年
8月31日1998年
备注
初步
初步
0.2
九月09. 1998年
初步
0.3
10月15日1998年
初步
0.4
0.5
1.0
12月10日1998年
12月23日1998年
1月29日1999
初步
初步
最终科幻
2.0
3.0
2月25日1999
三月30， 1999
最终科幻
最终科幻
4.0
5.0
五月。 13. 1999
11月19日1999
最终科幻
最终科幻
所附的数据表准备并批准三星电子。 SAMSUNG ELECTRONICS CO 。 ， LTD 。保留随时更改的权利
规格。三星电子将评估并在该设备的参数回复您的要求和问题。如果您有任何ques-
系统蒸发散，请联系三星分支机构靠近你的办公室，电话或联系总部。
-1-
1999年11月
修订版5.0
K7B803625M
K7B801825M
256Kx36 & 512Kx18同步SRAM
256Kx36 & 512Kx18位同步突发SRAM
特点
同步操作。
片地址计数器。
自定时写周期。
在片内地址和控制寄存器。
3.3V + 0.165V / -0.165V电源。
I / O电源电压3.3V + 0.165V / -0.165V用于3.3VI / O
或+ 2.5V 0.4V / -0.125V为2.5V的I / O
5V容限输入除I / O引脚。
字节写入功能。
全局写使能控制一个完整的总线宽度写。
通过ZZ信号掉电状态。
LBO引脚允许任何一个交错突发或线性的选择
耳边一阵。
三个芯片使简单的深度扩展没有数据
只为TQFP争。
异步输出使能控制。
ADSP ， ADSC ， ADV突发控制引脚。
TTL电平的三态输出。
100 - TQFP - 1420A / 119BGA （ 7x17球栅阵列封装）
概述
该K7B803625M和K7B801825M是9437184位同步
异步的静态随机存取存储器设计用于高
奔腾和Power PC的性能二级缓存
基础的系统。
它是作为36 （ 18 ）比特和英特256K （ 512K ）的话
炉排地址和控制寄存器，一个2比特的脉冲串地址
计数器并增加了一些新功能的高性能
高速缓存RAM的应用; GW ， BW ， LBO ， ZZ 。写周期
内部自定时和同步。
全总线宽度写入由GW完成，每个字节写操作per-
通过WEX和BW的结合时， GW高而形成的。
与CS1高， ADSP被封锁控制信号。
突发周期可以与任一地址的状态发起亲
处理器（ ADSP ）或地址状态高速缓存控制器（ ADSC ）
输入。内部中产生后续的突发地址
该系统的脉冲串序列，并且由脉冲串控制
地址前进（ ADV ）的输入。
LBO引脚的直流操作，决定了突发序列（线性
或交错） 。
ZZ引脚控制掉电状态，并降低待机电流
租不管CLK的。
该K7B803625M和K7B801825M使用SAM-制造
SUNG的高性能CMOS技术，可
在一个100引脚TQFP和119BGA封装。多个电源和
接地引脚被利用，以减少地面反弹。
快速访问TIMES
参数
周期
时钟存取时间
输出启用访问时间
符号-75 -85 -90 -10单位
t
CYC
t
CD
t
OE
8.5
10
10
12
ns
7.5 8.5 9.0 10.0纳秒
3.5 3.5 3.5 3.5
ns
逻辑框图
CLK
LBO
控制
注册
ADV
ADSC
突发控制
逻辑
BURST
地址
计数器
A
0
~A
1
A
0
~A
17
OR A
0
~A
18
地址
注册
A
2
~A
17
OR A
2
~A
18
A′
0
~A′
1
256Kx36 ， 512Kx18
内存
ARRAY
ADSP
CS
1
CS
2
CS
2
GW
BW
WEX
（ X = A ，B，C ， d或一，二）
OE
ZZ
数据在
注册
控制
注册
控制
逻辑
产量
卜FF器
DQA
0
DQD
7
或DQa0 DQb7
DQPa DQPd
DQPa ， DQPb
-2-
1999年11月
修订版5.0
K7B803625M
K7B801825M
引脚配置
（ TOP VIEW ）
256Kx36 & 512Kx18同步SRAM
ADSC
ADSP
世界环境日
WEB
WEA
WEC
ADV
83
CLK
CS
1
CS
2
CS
2
V
DD
GW
V
SS
BW
OE
A
6
A
7
A
8
82
100
99
98
97
96
95
94
93
92
91
90
89
88
87
86
85
84
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
北卡罗来纳州
北卡罗来纳州
北卡罗来纳州
V
DD
A
5
A
4
A
3
A
2
A
1
A
0
A
17
A
10
A
11
A
12
A
13
A
14
A
15
针
符号
A
0
- A
17
引脚名称
地址输入
TQFP PIN NO 。
符号
V
DD
V
SS
北卡罗来纳州
DQA
0
~a
7
DQB
0
~b
7
DQC
0
~c
7
DQD
0
~d
7
DQPa P
d
V
DDQ
V
SSQ
引脚名称
电源（ + 3.3V ）
地
无连接
数据输入/输出
TQFP PIN NO 。
15,41,65,91
17,40,67,90
14,16,38,39,42,66
52,53,56,57,58,59,62,63
68,69,72,73,74,75,78,79
2,3,6,7,8,9,12,13
18,19,22,23,24,25,28,29
51,80,1,30
4,11,20,27,54,61,70,77
5,10,21,26,55,60,71,76
32,33,34,35,36,37,43
44,45,46,47,48,49,50
81,82,99,100
ADV
突发地址进展
83
ADSP
地址状态处理器84
ADSC
地址状态控制器85
CLK
时钟
89
CS
1
芯片选择
98
CS
2
芯片选择
97
CS
2
芯片选择
92
WEX （ X = A，B ， C，D ）字节写入输入
93,94,95,96
OE
OUTPUT ENABLE
86
GW
全局写使能
88
BW
字节写使能
87
ZZ
掉电输入
64
LBO
突发模式控制
31
LBO
V
SS
输出电源
（ 2.5V或3.3V ）
输出地
注意事项：
1. A
0
AND A
1
是地址字段的两个最低显著位（ LSB），并设置内部突发计数器，如果脉冲串是期望的。
2.引脚42为地址位为16Mb的保留。
A
16
50
DQPc
DQC
0
DQC
1
V
DDQ
V
SSQ
DQC
2
DQC
3
DQC
4
DQC
5
V
SSQ
V
DDQ
DQC
6
DQC
7
北卡罗来纳州
V
DD
北卡罗来纳州
V
SS
DQD
0
DQD
1
V
DDQ
V
SSQ
DQD
2
DQD
3
DQD
4
DQD
5
V
SSQ
V
DDQ
DQD
6
DQD
7
DQPd
81
A
9
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
100引脚TQFP
（ 20毫米X 14毫米）
K7B803625M(256Kx36)
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
DQPb
DQB
7
DQB
6
V
DDQ
V
SSQ
DQB
5
DQB
4
DQB
3
DQB
2
V
SSQ
V
DDQ
DQB
1
DQB
0
V
SS
北卡罗来纳州
V
DD
ZZ
DQA
7
DQA
6
V
DDQ
V
SSQ
DQA
5
DQA
4
DQA
3
DQA
2
V
SSQ
V
DDQ
DQA
1
DQA
0
DQPa
-3-
1999年11月
修订版5.0
K7B803625M
K7B801825M
引脚配置
（ TOP VIEW ）
256Kx36 & 512Kx18同步SRAM
ADSC
ADSP
WEB
WEA
ADV
83
北卡罗来纳州
北卡罗来纳州
CLK
CS
1
CS
2
CS
2
V
DD
GW
V
SS
BW
OE
A
6
A
7
A
8
82
100
99
98
97
96
95
94
93
92
91
90
89
88
87
86
85
84
81
A
9
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
北卡罗来纳州
北卡罗来纳州
北卡罗来纳州
V
DD
A
5
A
4
A
3
A
2
A
1
A
0
A
18
A
11
A
12
A
13
A
14
A
15
A
16
引脚名称
符号
A
0
- A
18
引脚名称
地址输入
TQFP PIN NO 。
32,33,34,35,36,37,43
44,45,46,47,48,49,50
80,81,82,99,100
83
84
85
89
98
97
92
93,94
86
88
87
64
31
符号
V
DD
V
SS
北卡罗来纳州
引脚名称
电源（ + 3.3V ）
地
无连接
TQFP PIN NO 。
15,41,65,91
17,40,67,90
1,2,3,6,7,14,16,25,28,29,
30,38,39,42,51,52,53,56,
57,66,75,78,79,95,96
58,59,62,63,68,69,72,73
8,9,12,13,18,19,22,23
74,24
4,11,20,27,54,61,70,77
5,10,21,26,55,60,71,76
ADV
ADSP
ADSC
CLK
CS
1
CS
2
CS
2
WEX
OE
GW
BW
ZZ
LBO
突发地址进展
地址状态处理器
地址状态控制器
时钟
芯片选择
芯片选择
芯片选择
字节写输入
OUTPUT ENABLE
全局写使能
字节写使能
掉电输入
突发模式控制
LBO
V
SS
DQA
0
~ a
7
DQB
0
~ b
7
DQPa ，铅
V
DDQ
V
SSQ
数据输入/输出
输出电源
（ 2.5V或3.3V ）
输出地
注意事项：
1. A
0
AND A
1
是地址字段的两个最低显著位（ LSB），并设置内部突发计数器，如果脉冲串是期望的。
2.引脚42为地址位为16Mb的保留。
A
17
50
北卡罗来纳州
北卡罗来纳州
北卡罗来纳州
V
DDQ
V
SSQ
北卡罗来纳州
北卡罗来纳州
DQB
0
DQB
1
V
SSQ
V
DDQ
DQB
2
DQB
3
北卡罗来纳州
V
DD
北卡罗来纳州
V
SS
DQB
4
DQB
5
V
DDQ
V
SSQ
DQB
6
DQB
7
DQPb
北卡罗来纳州
V
SSQ
V
DDQ
北卡罗来纳州
北卡罗来纳州
北卡罗来纳州
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
100引脚TQFP
（ 20毫米X 14毫米）
K7B801825M(512Kx18)
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
A
10
北卡罗来纳州
北卡罗来纳州
V
DDQ
V
SSQ
北卡罗来纳州
DQPa
DQA
7
DQA
6
V
SSQ
V
DDQ
DQA
5
DQA
4
V
SS
北卡罗来纳州
V
DD
ZZ
DQA
3
DQA
2
V
DDQ
V
SSQ
DQA
1
DQA
0
北卡罗来纳州
北卡罗来纳州
V
SSQ
V
DDQ
北卡罗来纳州
北卡罗来纳州
北卡罗来纳州
-4-
1999年11月
修订版5.0
K7B803625M
K7B801825M
256Kx36 & 512Kx18同步SRAM
119BGA封装引脚配置
（ TOP VIEW ）
K7B803625M(256Kx36)
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
V
DDQ
NC
NC
DQC
DQC
V
DDQ
DQC
DQC
V
DDQ
DQD
DQD
V
DDQ
DQD
DQD
NC
NC
V
DDQ
2
A
CS2
A
DQPc
DQC
DQC
DQC
DQC
V
DD
DQD
DQD
DQD
DQD
DQPd
A
NC
NC
3
A
A
A
V
SS
V
SS
V
SS
WEC
V
SS
NC
V
SS
世界环境日
V
SS
V
SS
V
SS
LBO
A
NC
4
ADSP
ADSC
V
DD
NC
CS
1
OE
ADV
GW
V
DD
CLK
NC
BW
A
1
*
A
0
*
V
DD
A
NC
5
A
A
A
V
SS
V
SS
V
SS
WEB
V
SS
NC
V
SS
WEA
V
SS
V
SS
V
SS
NC
A
NC
6
A
A
A
DQPb
DQB
DQB
DQB
DQB
V
DD
DQA
DQA
DQA
DQA
DQPa
A
NC
NC
7
V
DDQ
NC
NC
DQB
DQB
V
DDQ
DQB
DQB
V
DDQ
DQA
DQA
V
DDQ
DQA
DQA
NC
ZZ
V
DDQ
注意：
* A
0
AND A
1
是地址字段的两个最低显著位（ LSB），并设置内部突发计数器，如果脉冲串是期望的。
引脚名称
符号
A
A
0
, A
1
ADV
ADSP
ADSC
CLK
CS
1
CS
2
WEX
（X = A，B， C，D）
OE
GW
BW
ZZ
LBO
引脚名称
地址输入
突发计数地址
突发地址进展
地址状态处理器
地址状态控制器
时钟
芯片选择
芯片选择
字节写输入
V
DD
V
SS
北卡罗来纳州
DQA
DQB
DQC
DQD
DQPa 钯
V
DDQ
OUTPUT ENABLE
全局写使能
字节写使能
掉电输入
突发模式控制
符号
引脚名称
电源（ + 3.3V ）
地
无连接
数据输入/输出
数据输入/输出
数据输入/输出
数据输入/输出
数据输入/ Outpus
输出电源
（ 2.5V或3.3V ）
-5-
1999年11月
修订版5.0
K7B803625M
K7B801825M
文档标题
256Kx36 & 512Kx18同步SRAM
256Kx36 & 512Kx18位同步突发SRAM
修订历史
版本号
0.0
0.1
历史
最初的草案
改变直流特性。
I
SB
从60毫安值90mA的在-8
I
SB
在50mA值80mA的-9
I
SB
从40毫安至70mA值在-10
I
SB1
在10mA至30mA的价值
I
SB2
在10mA至30mA的价值
1.更改吨
CD
从8.0ns到8.5ns -8
2.更改吨
CYC
从13.0ns至12.0ns -10
3.改变DC的IC卡和参数条件
I
CC
;从300毫安至350mA时-8 ，
从260毫安300mA的电流为-9 ，
从220毫安到260毫安在-10℃ ，
I
SB
;从90毫安130毫安在-8 ，
从80毫安120mA的-9 ，
从70毫安到110毫安在-10℃ ，
1. A
DD
119BGA （ 7x17球栅阵列封装） 。
2. A
DD
X32组织。
加V
DDQ
电源电压（ 2.5V ）
改变了V
OL
从0.2V到0.4V ，在2.5V的I / O最大值。
1.最终规格发布。
2.拆下X32组织。
1.删除V
DDQ
电源电压（ 2.5V）
1.改变了我
CC
从350毫安到330毫安在-8 。
2.添加斌-7 。 （ TCD 7.5ns ） 。
1.添加V
DDQ
电源电压（ 2.5V）
1.改变TCYC从为12ns至10ns的-9 。
草案日期
四月。 10 。 1998年
8月31日1998年
备注
初步
初步
0.2
九月09. 1998年
初步
0.3
10月15日1998年
初步
0.4
0.5
1.0
12月10日1998年
12月23日1998年
1月29日1999
初步
初步
最终科幻
2.0
3.0
2月25日1999
三月30， 1999
最终科幻
最终科幻
4.0
5.0
五月。 13. 1999
11月19日1999
最终科幻
最终科幻
所附的数据表准备并批准三星电子。 SAMSUNG ELECTRONICS CO 。 ， LTD 。保留随时更改的权利
规格。三星电子将评估并在该设备的参数回复您的要求和问题。如果您有任何ques-
系统蒸发散，请联系三星分支机构靠近你的办公室，电话或联系总部。
-1-
1999年11月
修订版5.0
K7B803625M
K7B801825M
256Kx36 & 512Kx18同步SRAM
256Kx36 & 512Kx18位同步突发SRAM
特点
同步操作。
片地址计数器。
自定时写周期。
在片内地址和控制寄存器。
3.3V + 0.165V / -0.165V电源。
I / O电源电压3.3V + 0.165V / -0.165V用于3.3VI / O
或+ 2.5V 0.4V / -0.125V为2.5V的I / O
5V容限输入除I / O引脚。
字节写入功能。
全局写使能控制一个完整的总线宽度写。
通过ZZ信号掉电状态。
LBO引脚允许任何一个交错突发或线性的选择
耳边一阵。
三个芯片使简单的深度扩展没有数据
只为TQFP争。
异步输出使能控制。
ADSP ， ADSC ， ADV突发控制引脚。
TTL电平的三态输出。
100 - TQFP - 1420A / 119BGA （ 7x17球栅阵列封装）
概述
该K7B803625M和K7B801825M是9437184位同步
异步的静态随机存取存储器设计用于高
奔腾和Power PC的性能二级缓存
基础的系统。
它是作为36 （ 18 ）比特和英特256K （ 512K ）的话
炉排地址和控制寄存器，一个2比特的脉冲串地址
计数器并增加了一些新功能的高性能
高速缓存RAM的应用; GW ， BW ， LBO ， ZZ 。写周期
内部自定时和同步。
全总线宽度写入由GW完成，每个字节写操作per-
通过WEX和BW的结合时， GW高而形成的。
与CS1高， ADSP被封锁控制信号。
突发周期可以与任一地址的状态发起亲
处理器（ ADSP ）或地址状态高速缓存控制器（ ADSC ）
输入。内部中产生后续的突发地址
该系统的脉冲串序列，并且由脉冲串控制
地址前进（ ADV ）的输入。
LBO引脚的直流操作，决定了突发序列（线性
或交错） 。
ZZ引脚控制掉电状态，并降低待机电流
租不管CLK的。
该K7B803625M和K7B801825M使用SAM-制造
SUNG的高性能CMOS技术，可
在一个100引脚TQFP和119BGA封装。多个电源和
接地引脚被利用，以减少地面反弹。
快速访问TIMES
参数
周期
时钟存取时间
输出启用访问时间
符号-75 -85 -90 -10单位
t
CYC
t
CD
t
OE
8.5
10
10
12
ns
7.5 8.5 9.0 10.0纳秒
3.5 3.5 3.5 3.5
ns
逻辑框图
CLK
LBO
控制
注册
ADV
ADSC
突发控制
逻辑
BURST
地址
计数器
A
0
~A
1
A
0
~A
17
OR A
0
~A
18
地址
注册
A
2
~A
17
OR A
2
~A
18
A′
0
~A′
1
256Kx36 ， 512Kx18
内存
ARRAY
ADSP
CS
1
CS
2
CS
2
GW
BW
WEX
（ X = A ，B，C ， d或一，二）
OE
ZZ
数据在
注册
控制
注册
控制
逻辑
产量
卜FF器
DQA
0
DQD
7
或DQa0 DQb7
DQPa DQPd
DQPa ， DQPb
-2-
1999年11月
修订版5.0
K7B803625M
K7B801825M
引脚配置
（ TOP VIEW ）
256Kx36 & 512Kx18同步SRAM
ADSC
ADSP
世界环境日
WEB
WEA
WEC
ADV
83
CLK
CS
1
CS
2
CS
2
V
DD
GW
V
SS
BW
OE
A
6
A
7
A
8
82
100
99
98
97
96
95
94
93
92
91
90
89
88
87
86
85
84
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
北卡罗来纳州
北卡罗来纳州
北卡罗来纳州
V
DD
A
5
A
4
A
3
A
2
A
1
A
0
A
17
A
10
A
11
A
12
A
13
A
14
A
15
针
符号
A
0
- A
17
引脚名称
地址输入
TQFP PIN NO 。
符号
V
DD
V
SS
北卡罗来纳州
DQA
0
~a
7
DQB
0
~b
7
DQC
0
~c
7
DQD
0
~d
7
DQPa P
d
V
DDQ
V
SSQ
引脚名称
电源（ + 3.3V ）
地
无连接
数据输入/输出
TQFP PIN NO 。
15,41,65,91
17,40,67,90
14,16,38,39,42,66
52,53,56,57,58,59,62,63
68,69,72,73,74,75,78,79
2,3,6,7,8,9,12,13
18,19,22,23,24,25,28,29
51,80,1,30
4,11,20,27,54,61,70,77
5,10,21,26,55,60,71,76
32,33,34,35,36,37,43
44,45,46,47,48,49,50
81,82,99,100
ADV
突发地址进展
83
ADSP
地址状态处理器84
ADSC
地址状态控制器85
CLK
时钟
89
CS
1
芯片选择
98
CS
2
芯片选择
97
CS
2
芯片选择
92
WEX （ X = A，B ， C，D ）字节写入输入
93,94,95,96
OE
OUTPUT ENABLE
86
GW
全局写使能
88
BW
字节写使能
87
ZZ
掉电输入
64
LBO
突发模式控制
31
LBO
V
SS
输出电源
（ 2.5V或3.3V ）
输出地
注意事项：
1. A
0
AND A
1
是地址字段的两个最低显著位（ LSB），并设置内部突发计数器，如果脉冲串是期望的。
2.引脚42为地址位为16Mb的保留。
A
16
50
DQPc
DQC
0
DQC
1
V
DDQ
V
SSQ
DQC
2
DQC
3
DQC
4
DQC
5
V
SSQ
V
DDQ
DQC
6
DQC
7
北卡罗来纳州
V
DD
北卡罗来纳州
V
SS
DQD
0
DQD
1
V
DDQ
V
SSQ
DQD
2
DQD
3
DQD
4
DQD
5
V
SSQ
V
DDQ
DQD
6
DQD
7
DQPd
81
A
9
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
100引脚TQFP
（ 20毫米X 14毫米）
K7B803625M(256Kx36)
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
DQPb
DQB
7
DQB
6
V
DDQ
V
SSQ
DQB
5
DQB
4
DQB
3
DQB
2
V
SSQ
V
DDQ
DQB
1
DQB
0
V
SS
北卡罗来纳州
V
DD
ZZ
DQA
7
DQA
6
V
DDQ
V
SSQ
DQA
5
DQA
4
DQA
3
DQA
2
V
SSQ
V
DDQ
DQA
1
DQA
0
DQPa
-3-
1999年11月
修订版5.0
K7B803625M
K7B801825M
引脚配置
（ TOP VIEW ）
256Kx36 & 512Kx18同步SRAM
ADSC
ADSP
WEB
WEA
ADV
83
北卡罗来纳州
北卡罗来纳州
CLK
CS
1
CS
2
CS
2
V
DD
GW
V
SS
BW
OE
A
6
A
7
A
8
82
100
99
98
97
96
95
94
93
92
91
90
89
88
87
86
85
84
81
A
9
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
北卡罗来纳州
北卡罗来纳州
北卡罗来纳州
V
DD
A
5
A
4
A
3
A
2
A
1
A
0
A
18
A
11
A
12
A
13
A
14
A
15
A
16
引脚名称
符号
A
0
- A
18
引脚名称
地址输入
TQFP PIN NO 。
32,33,34,35,36,37,43
44,45,46,47,48,49,50
80,81,82,99,100
83
84
85
89
98
97
92
93,94
86
88
87
64
31
符号
V
DD
V
SS
北卡罗来纳州
引脚名称
电源（ + 3.3V ）
地
无连接
TQFP PIN NO 。
15,41,65,91
17,40,67,90
1,2,3,6,7,14,16,25,28,29,
30,38,39,42,51,52,53,56,
57,66,75,78,79,95,96
58,59,62,63,68,69,72,73
8,9,12,13,18,19,22,23
74,24
4,11,20,27,54,61,70,77
5,10,21,26,55,60,71,76
ADV
ADSP
ADSC
CLK
CS
1
CS
2
CS
2
WEX
OE
GW
BW
ZZ
LBO
突发地址进展
地址状态处理器
地址状态控制器
时钟
芯片选择
芯片选择
芯片选择
字节写输入
OUTPUT ENABLE
全局写使能
字节写使能
掉电输入
突发模式控制
LBO
V
SS
DQA
0
~ a
7
DQB
0
~ b
7
DQPa ，铅
V
DDQ
V
SSQ
数据输入/输出
输出电源
（ 2.5V或3.3V ）
输出地
注意事项：
1. A
0
AND A
1
是地址字段的两个最低显著位（ LSB），并设置内部突发计数器，如果脉冲串是期望的。
2.引脚42为地址位为16Mb的保留。
A
17
50
北卡罗来纳州
北卡罗来纳州
北卡罗来纳州
V
DDQ
V
SSQ
北卡罗来纳州
北卡罗来纳州
DQB
0
DQB
1
V
SSQ
V
DDQ
DQB
2
DQB
3
北卡罗来纳州
V
DD
北卡罗来纳州
V
SS
DQB
4
DQB
5
V
DDQ
V
SSQ
DQB
6
DQB
7
DQPb
北卡罗来纳州
V
SSQ
V
DDQ
北卡罗来纳州
北卡罗来纳州
北卡罗来纳州
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
100引脚TQFP
（ 20毫米X 14毫米）
K7B801825M(512Kx18)
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
A
10
北卡罗来纳州
北卡罗来纳州
V
DDQ
V
SSQ
北卡罗来纳州
DQPa
DQA
7
DQA
6
V
SSQ
V
DDQ
DQA
5
DQA
4
V
SS
北卡罗来纳州
V
DD
ZZ
DQA
3
DQA
2
V
DDQ
V
SSQ
DQA
1
DQA
0
北卡罗来纳州
北卡罗来纳州
V
SSQ
V
DDQ
北卡罗来纳州
北卡罗来纳州
北卡罗来纳州
-4-
1999年11月
修订版5.0
K7B803625M
K7B801825M
256Kx36 & 512Kx18同步SRAM
119BGA封装引脚配置
（ TOP VIEW ）
K7B803625M(256Kx36)
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
V
DDQ
NC
NC
DQC
DQC
V
DDQ
DQC
DQC
V
DDQ
DQD
DQD
V
DDQ
DQD
DQD
NC
NC
V
DDQ
2
A
CS2
A
DQPc
DQC
DQC
DQC
DQC
V
DD
DQD
DQD
DQD
DQD
DQPd
A
NC
NC
3
A
A
A
V
SS
V
SS
V
SS
WEC
V
SS
NC
V
SS
世界环境日
V
SS
V
SS
V
SS
LBO
A
NC
4
ADSP
ADSC
V
DD
NC
CS
1
OE
ADV
GW
V
DD
CLK
NC
BW
A
1
*
A
0
*
V
DD
A
NC
5
A
A
A
V
SS
V
SS
V
SS
WEB
V
SS
NC
V
SS
WEA
V
SS
V
SS
V
SS
NC
A
NC
6
A
A
A
DQPb
DQB
DQB
DQB
DQB
V
DD
DQA
DQA
DQA
DQA
DQPa
A
NC
NC
7
V
DDQ
NC
NC
DQB
DQB
V
DDQ
DQB
DQB
V
DDQ
DQA
DQA
V
DDQ
DQA
DQA
NC
ZZ
V
DDQ
注意：
* A
0
AND A
1
是地址字段的两个最低显著位（ LSB），并设置内部突发计数器，如果脉冲串是期望的。
引脚名称
符号
A
A
0
, A
1
ADV
ADSP
ADSC
CLK
CS
1
CS
2
WEX
（X = A，B， C，D）
OE
GW
BW
ZZ
LBO
引脚名称
地址输入
突发计数地址
突发地址进展
地址状态处理器
地址状态控制器
时钟
芯片选择
芯片选择
字节写输入
V
DD
V
SS
北卡罗来纳州
DQA
DQB
DQC
DQD
DQPa 钯
V
DDQ
OUTPUT ENABLE
全局写使能
字节写使能
掉电输入
突发模式控制
符号
引脚名称
电源（ + 3.3V ）
地
无连接
数据输入/输出
数据输入/输出
数据输入/输出
数据输入/输出
数据输入/ Outpus
输出电源
（ 2.5V或3.3V ）
-5-
1999年11月
修订版5.0
QQ：2881677436 复制
