K7A163630B
K7A161830B
512Kx36 & 1Mx18同步SRAM
18MB同步。流水线突发SRAM
规范
100TQFP有铅/无铅
（符合RoHS ）
信息在本文档提供有关三星产品，
并随时更改，恕不另行通知。
本条中的任何文件应当解释为授予任何许可，
明示或暗示，被禁止的或其他方式，
任何知识产权权利三星的产品或技术。
所有信息在本文档提供
作为"AS IS"基础不承担任何声明或保证。
1.对于更新或有关三星产品的更多信息，请联系您最近的三星办公。
2.三星的产品不得用于生命支持，重症监护，医疗，安全设备，或者西米用
LAR应用产品故障可能导致人身或人身伤害，或任何军事损失
或国防应用程序，或任何政府采购，以这特殊条款或规定可能适用。
*三星电子保留随时更改产品或规格，恕不另行通知。
-1-
修订版3.0 2006年4月
K7A163630B
K7A161830B
文档标题
512Kx36 & 1Mx18同步SRAM
512Kx36 & 1Mx18位同步流水线突发SRAM
修订历史
版本号
0.0
0.1
0.2
历史
1.初始草案
1.更新直流电流规格（I
CC
, I
SB
)
1.改变ISB ， ISB1 ， ISB2
- ISB ;从120毫安到170毫安
- ISB1 ;从80毫安150mA电流
- ISB2 ;从80毫安到130毫安
1.取下1.8V VDD的电压情况
1.拆下-14速度斌
1.最终确定数据表
1.添加超调时间
1.更改订购信息
草案日期
三月22， 2004
五月。 21. 2004年
九月21， 2004
备注
ADVANCE
初步
初步
0.3
0.4
1.0
2.0
3.0
10月18日2004年
04月2005年
2005年7月18日
2月16日2006年
四月03. 2006年
初步
初步
最终科幻
最终科幻
最终科幻
-2-
修订版3.0 2006年4月
K7A163630B
K7A161830B
512Kx36 & 1Mx18同步SRAM
18MB SPB （ 2E1D ）同步SRAM订购信息
组织。
1Mx18
512Kx36
Vdd的（V）的
3.3/2.5
3.3/2.5
3.3/2.5
3.3/2.5
速度快（纳秒）
4.0
6.0
4.0
6.0
访问时间（纳秒）
2.6
3.5
2.6
3.5
产品型号
K7A161830B-P(Q)
1
C（ I）
2
25
K7A161830B-P(Q)
1
C（ I）
2
16
K7A163630B-P(Q)
1
C（ I）
2
25
K7A163630B-P(Q)
1
C（ I）
2
16
RoHS库存。
√
√
√
√
注1： P（ Q） 【包装类型】 ： P-无铅， Q-铅
2. C（ I） [工作温度] ： C-商业， I-工业
-3-
修订版3.0 2006年4月
K7A163630B
K7A161830B
512Kx36 & 1Mx18同步SRAM
512Kx36 & 1Mx18位同步流水线突发SRAM
特点
同步操作。
2级流水线操作， 4连拍。
片地址计数器。
自定时写周期。
在片内地址和控制寄存器。
V
DD
= 2.5或3.3V ±5 ％电源。
5V容限输入除I / O引脚。
字节写入功能。
全局写使能控制一个完整的总线宽度写。
通过ZZ信号掉电状态。
LBO引脚允许任何一个交错突发或线性的选择
爆裂。
三个芯片使简单的深度扩展没有数据CON-
张力仅供TQFP ; 2cycle启用，回循环禁用。
异步输出使能控制。
ADSP ， ADSC ， ADV突发控制引脚。
TTL电平的三态输出。
100 - TQFP - 1420A （铅和无铅封装）
操作中commeical和工业温度范围。
概述
该K7A163630B和K7A161830B是18874368位
同步静态随机存取存储器设计
奔腾高性能的二级缓存和
电源基于PC的系统。
它是作为36 （ 18 ）比特和512K （ 1M）的话英特
炉排地址和控制寄存器，一个2比特的脉冲串地址
计数器并增加了一些新的功能，对高perfor-
曼斯高速缓存RAM的应用; GW ， BW ， LBO ， ZZ 。写
周期是内部自定时和同步。
全总线宽度写入由GW完成，每个字节写操作
通过WEX和BW的组合进行时， GW是
高。与CS
1
高， ADSP被封锁控制显
良。
突发周期可以与任一地址状态启动
处理器（ ADSP ）或地址状态高速缓存控制器
（ ADSC ）的投入。产生后续的突发地址
在内部系统中的色同步信号序列，并CON组
由脉冲串地址前进（ ADV）输入控制。
LBO引脚的直流操作并确定突发序列
（线性或交织） 。
ZZ引脚控制掉电状态，并降低待机
目前，无论CLK的。
该K7A163630B和K7A161830B使用制造
三星的高性能CMOS技术，是
可在一个100引脚TQFP封装。多个电源和地
引脚用来最大限度地减少地面反弹。
快速访问TIMES
参数
周期
时钟存取时间
输出启用访问时间
符号
t
CYC
t
CD
t
OE
-25
4.0
2.6
2.6
-16
6.0
3.5
3.5
单位
ns
ns
ns
逻辑框图
CLK
LBO
控制
注册
ADV
ADSC
突发控制
逻辑
BURST
地址
计数器
A
0
~A
1
A
0
~A
18
OR A
0
~A
19
地址
注册
512Kx36 ， 1Mx18
内存
ARRAY
A′
0
~A′
1
A
2
~A
18
OR A
2
~A
19
ADSP
CS
1
CS
2
CS
2
GW
BW
WEX
（ X = A ，B，C ， d或一，二）
OE
ZZ
数据在
注册
控制
注册
控制
逻辑
产量
注册
卜FF器
DQA
0
DQD
7
或DQa0 DQb7
DQPa ， DQPb
DQPa DQPd
-4-
修订版3.0 2006年4月
K7A163630B
K7A161830B
引脚配置
（ TOP VIEW ）
512Kx36 & 1Mx18同步SRAM
ADSC
ADSP
世界环境日
WEB
WEA
WEC
A
6
ADV
83
CLK
CS
1
CS
2
CS
2
V
DD
GW
V
SS
BW
OE
A
7
A
8
82
100
99
98
97
96
95
94
93
92
91
90
89
88
87
86
85
84
81
A
9
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
V
SS
A
5
A
4
A
3
A
2
A
1
A
0
A
18
A
17
A
10
A
12
A
13
A
14
A
15
LBO
北卡罗来纳州
北卡罗来纳州
V
DD
引脚名称
符号
A
0
- A
18
引脚名称
地址输入
TQFP PIN NO 。
符号
V
DD
V
SS
北卡罗来纳州
DQA
0
~a
7
DQB
0
~b
7
DQC
0
~c
7
DQD
0
~d
7
DQPa P
d
或N.C
V
DDQ
V
SSQ
引脚名称
电源（ + 3.3V ）
地
无连接
数据输入/输出
TQFP PIN NO 。
15,41,65,91
17,40,67,90
14,16,38,39,66
52,53,56,57,58,59,62,63
68,69,72,73,74,75,78,79
2,3,6,7,8,9,12,13
18,19,22,23,24,25,28,29
51,80,1,30
32,33,34,35,36,37,42
43,44,45,46,47,48,49
50,81,82,99,100
83
ADV
突发地址进展
地址状态处理器84
ADSP
地址状态控制器85
ADSC
89
时钟
CLK
98
芯片选择
CS
1
97
芯片选择
CS
2
92
芯片选择
CS
2
93,94,95,96
WEX （ X = A，B ， C，D ）字节写入输入
86
OUTPUT ENABLE
OE
88
全局写使能
GW
87
字节写使能
BW
64
掉电输入
ZZ
31
突发模式控制
LBO
A
16
A
11
50
NC / DQPc
DQC
0
DQC
1
V
DDQ
V
SSQ
DQC
2
DQC
3
DQC
4
DQC
5
V
SSQ
V
DDQ
DQC
6
DQC
7
北卡罗来纳州
V
DD
北卡罗来纳州
V
SS
DQD
0
DQD
1
V
DDQ
V
SSQ
DQD
2
DQD
3
DQD
4
DQD
5
V
SSQ
V
DDQ
DQD
6
DQD
7
NC / DQPd
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
100引脚TQFP
（ 20毫米X 14毫米）
K7A163630B(512Kx36)
DQPb / NC
DQB
7
DQB
6
V
DDQ
V
SSQ
DQB
5
DQB
4
DQB
3
DQB
2
V
SSQ
V
DDQ
DQB
1
DQB
0
V
SS
北卡罗来纳州
V
DD
ZZ
DQA
7
DQA
6
V
DDQ
V
SSQ
DQA
5
DQA
4
DQA
3
DQA
2
V
SSQ
V
DDQ
DQA
1
DQA
0
DQPa / NC
输出电源
（ 3.3V或2.5V ）
输出地
4,11,20,27,54,61,70,77
5,10,21,26,55,60,71,76
注意：
1. A0和A1是地址字段的两个最低显著位（ LSB），并设置内部突发计数器，如果脉冲串是期望的。
-5-
修订版3.0 2006年4月
QQ：2881677436 复制
