K5P2880YCM - T085
文档标题
多芯片封装存储器
128M位（ 16Mx8 ） NAND快闪记忆体/ 8M位（ 1Mx8 / 512Kx16 ）全CMOS SRAM
修订历史
修订历史号
0.0
首次发行。
草案日期
2001年6月11日
备注
先进
信息
注：欲了解更多详细的功能以及规格，包括常见问题解答，请参考三星的网站。
s
http://samsungelectronics.com/semiconductors/products/products_index.html
所附的说明书准备和批准三星电子。 SAMSUNG ELECTRONICS CO 。 ， LTD 。保留权利
改变规格。三星电子将评估和回复您的要求和有关设备的问题。如果你有
有任何疑问，请联系三星分支机构靠近你。
-1-
修订版0.0
六月。 2001年
K5P2880YCM - T085
多芯片封装存储器
128M位（ 16Mx8 ） NAND快闪记忆体/ 8M位（ 1Mx8 / 512Kx16 ）全CMOS SRAM
特点
电源电压： 2.7V至3.3 V
组织
- 闪存（ 16M + 512K ）位x 8位
- SRAM ： 1M ×8 / 512K ×16位
存取时间
- 闪光灯：随机访问： 10us的（最大） ，串行读：为50ns （最小值）
- SRAM ： 85纳秒
功耗（典型值）
- Flash读电流： 10毫安（ @ 20MHz的）
编程/擦除电流： 10毫安
待机电流： 10
A
- SRAM工作电流：20mA
待机电流： 0.5
A
闪光灯自动编程和擦除
页编程： （ 512 + 16 ）字节
块擦除： （ 16K + 512 ）字节
闪存快速写周期时间
节目时间： 300US （典型值）
块擦除时间： 2毫秒（典型值）。
闪存耐久性：100,000编程/擦除周期最短
闪存数据保存：10年
SRAM数据保存： 1.5 V（分钟）
工作温度： -25 ° C 85°C
包装： 69 - 球TBGA类型 - 8× 13毫米，0.8 mm间距
概述
该K5P2880YCM具有单一3.0V电源是多
ChipPackage记忆相结合的128Mbit NAND闪存和
8Mbit的全CMOS SRAM 。
在128Mbit的闪存存储器由16M ×8位，
8Mbit的SRAM组织为1M ×8或512K X16位。在128Mb的
NAND Flash的一个528字节的页编程，可以实现一般
内300US和一个16K字节块的擦除可以是通常
2毫秒内完成。在串行读操作中，一个字节可以读
通过为50ns 。在I / O引脚作为地址和数据端口
输入/输出以及命令输入。即使是写密集型
系统可以利用FLASH的扩展的可靠性
100K的程序通过提供ECC （错误/擦除周期正确─
ING代码）与实时映射出的算法。这些算法
在许多大容量存储的应用已经实现，
还备用16字节的页加上其他512的
字节可以由系统级的ECC被利用。在8Mbit的SRAM支持
端口的低数据保持电压为电池备份操作
用低电流。
该K5P2880YCM适用于美孚的数据的内存使用
通信系统中，以减少不仅安装面积，但也
功耗。该器件是69球TBGA提供
型。
球CON组fi guration
1
A
B
C
D
E
F
G
H
J
K
N.C
N.C
N.C
N.C
LB
球说明
球NAME
描述
地址输入球（ SRAM ）
数据输入/输出球（通用）
数据输入/输出的球（ SRAM ）
电源供应器（ SRAM ）
电源供应器（闪存）
输出缓冲电源（快闪记忆体）
该输入可直接连接到V
CCF
.
接地（公共）
高字节使能（ SRAM ）
低字节使能（ SRAM ）
写保护（快闪记忆体）
命令锁存使能（快闪记忆体）
地址锁存使能（快闪记忆体）
字节控制（ SRAM ）
地址输入（ SRAM ）
芯片使能（快闪记忆体）
芯片使能（ SRAM低有效）
芯片使能（ SRAM高活性）
写使能（普通）
输出使能（普通）
就绪/忙（闪存）
无连接
2
3
4
5
N.C
6
N.C
7
8
9
10
N.C
A
0
到A
18
D / Q
0
到D / Q
7
D / Q
8
到D / Q
15
VCCS
VCC
F
指数
A3
A2
A1
A0
WP
CS1s
A7
CLE
WE
CS2s
N.C
A8
A11
A6
A5
UB
A18
A17
DQ1
持续进修基金
ALE
N.C
A9
A12
A13
A14
SA
A15
N.C
VCCQ
F
VSS
A4
V
SS
OE / RE
DQ0
DQ8
A10
DQ6
DQ3
VCCQ
F
DQ11
N.C
DQ4
VCC
S
字节
S
N.C
DQ13
DQ12
DQ5
VCCF
A16
R / B
VSS
N.C
N.C
UB
LB
WP
CLE
ALE
DQ9
DQ10
DQ2
DQ15
DQ7
DQ14
字节
S
SA
CE
F
N.C
CS1
S
CS2
S
WE
69球TBGA ， 0.8mm间距
俯视图（球下）
OE / RE
R / B
N.C
三星电子有限公司
保留更改产品规格，恕不另行通知。
-2-
修订版0.0
六月。 2001年
K5P2880YCM - T085
图1.功能框图
VCCF
VSS VccQf
WP
持续进修基金
CLE
ALE
OE / RE
WE
R / B
128兆比特
FL灰内存
DQ
0
DQ
7
VCCS
VSS
DQ
0
DQ
15
地址（ A0至A18 ）
SA
UB
LB
字节
S
CS1
S
CS2
S
8M的位
静态RAM
DQ
0
DQ
15
图2.闪存阵列组织
1块= 32页
= （ 16K + 512 ）字节
32K网页
（ = 1024块）
上半场页寄存器
（ = 256字节）
下半场页寄存器
（ = 256字节）
第1页= 528字节
1块= 528字节× 32页
= （ 16K + 512 ）字节
1设备= 528字节x 32Pages ×1024块
= 132兆位
8位
16个字节
512Bytes
页寄存器
512个字节
I / O 0 I / O 7
16个字节
I / O 0
第一个周期
第二个周期
第三轮
A
0
A
9
A
17
I / O 1
A
1
A
10
A
18
I / O 2
A
2
A
11
A
19
I / O 3
A
3
A
12
A
20
I / O 4
A
4
A
13
A
21
I / O 5
A
5
A
14
A
22
I / O 6
A
6
A
15
A
23
I / O 7
A
7
A
16
*L
列地址
行地址
（页面地址）
记
：列地址：启动注册的地址。
00H命令（读） ：定义寄存器上半年的起始地址。
01H命令（读） ：定义寄存器下半年的起始地址。
* A
8
由00H或01H命令设置为"Low"或"High" 。
* L必须设置为"Low"
-3-
修订版0.0
六月。 2001年
K5P2880YCM - T085
NAND闪存产品介绍
NAND闪存是由528列组织为32,768行（页）一个132Mbit （ 138412032位）内存。备件16列
位于512至527列地址。阿528字节的数据寄存器连接到存储器单元阵列容纳数据传输
之间在页面读取和页编程操作的I / O缓冲区和内存。存储器阵列由16个单元的那
串联连接一样的NAND结构。每16个单元的驻留在不同的页面。块由形成的32页
一个NAND结构，共16个单元的8448 NAND结构。阵列组织示于图2中程序和读
操作被以页为单位执行的，而擦除操作以块为基础执行。存储器阵列由1024
块，并且一个块是由16K字节的单元单独擦除的。它表明，逐位擦除操作被禁止的NAND
闪光灯。
在NAND Flash有复用8个I / O的地址。该方案极大地减少引脚数量，并允许系统
升级到未来的密度维持在主板设计的一致性。命令，地址和数据都是通过写入
I / O的通过将WE低，而CE为低。数据锁定在WE的上升沿。命令锁存使能（ CLE ）和地址
锁存使能（ ALE ）用于复分别命令和地址，通过I / O引脚。所有命令都需要一个总线周期
除了页面编程指令和块擦除命令需要两个周期：一个周期进行设置，另一个用于执行。
在16M字节的物理空间需要24个地址，因此需要三个周期的字节级寻址：列地址，低
行地址和高的行地址，按照该顺序。页面读取和页编程所需要的相同的三个地址周期以下
所需命令的输入。在块擦除操作中，然而，只有两个行地址周期被使用。设备操作被选择
通过编写特定的命令到命令寄存器。表1定义的NAND快闪存储器的特定命令。
表1.命令集
功能
阅读1
阅读2
读取ID
RESET
页编程
块擦除
阅读状态
1日。周期
00h/01h
(1)
50h
90h
FFH
80h
60h
70h
第2位。周期
-
-
-
-
10h
D0h
-
O
O
在繁忙接受命令
记
1. 00H命令定义启动寄存器上半年的地址。
该01H命令定义启动寄存器下半年的地址。
之后，由01H命令对寄存器的下半年数据存取，状态指针
自动移动到下一个周期的前半寄存器（ 00H ） 。
-4-
修订版0.0
六月。 2001年
K5P2880YCM - T085
表2的闪存业务表
CLE
H
L
H
L
L
L
L
X
X
X
X
ALE
L
H
L
H
L
L
L
X
X
X
(1)
X
CE
L
L
L
L
L
L
X
X
X
X
H
H
H
X
X
X
X
H
X
X
X
X
WE
RE
H
H
H
H
H
WP
X
X
H
H
H
X
X
H
H
L
读取模式
模式
命令输入
地址输入（ 3clock ）
命令输入
地址输入（ 3clock ）
写模式
数据输入
连续读&数据输出
在读（忙）
在项目（忙）
在擦除（忙）
写保护
0V/V
CC
(2)
待用
记
1. X可以是V
IL
或V
IH 。
2. WP应该偏向于CMOS的高或低的CMOS备用。
表3. SRAM操作表
1.字模式
CS
1
H
X
X
L
L
L
L
L
L
L
L
CS
2
X
L
X
H
H
H
H
H
H
H
H
OE
X
X
X
H
H
L
L
L
X
X
X
WE
X
X
X
H
H
H
H
H
L
L
L
字节
X
X
X
V
CC
V
CC
V
CC
V
CC
V
CC
V
CC
V
CC
V
CC
SA
X
X
X
X
X
X
X
X
X
X
X
LB
X
X
H
L
X
L
H
L
L
H
L
UB
X
X
H
X
L
H
L
L
H
L
L
I / O
0~7
高-Z
高-Z
高-Z
高-Z
高-Z
DOUT
高-Z
DOUT
DIN
高-Z
DIN
I / O
8~15
高-Z
高-Z
高-Z
高-Z
高-Z
高-Z
DOUT
DOUT
高-Z
DIN
DIN
模式
取消
取消
取消
输出禁用
输出禁用
低字节读
高字节读
字读
低字节写入
高字节写
字写
动力
待机
待机
待机
活跃
活跃
活跃
活跃
活跃
活跃
活跃
活跃
注：X表示不关心。 （必须是低或高的状态）
2.字节模式
CS
1
H
X
L
L
L
CS
2
X
L
H
H
H
OE
X
X
H
L
X
WE
X
X
H
H
L
字节
X
X
V
SS
V
SS
V
SS
SA
X
X
SA
1)
SA
1)
SA
1)
LB
X
X
DNU
DNU
DNU
UB
X
X
DNU
DNU
DNU
I / O
0~7
高-Z
高-Z
高-Z
DOUT
DIN
I / O
8~15
高-Z
高-Z
DNU
DNU
DNU
模式
取消
取消
输出禁用
低字节读
低字节写入
动力
待机
待机
活跃
活跃
活跃
注：X表示不关心（必须是高或低的状态） 。
1.地址输入字节操作。
-5-
修订版0.0
六月。 2001年
QQ：2881677436 复制
