【K5L5628JT(B)M文档标题多芯片封装存储器初步初步MCP内存256M位（ 16M ×16）同】,IC型号K5L5628JTM-DH18,K5L5628JTM-DH18 PDF资料,K5L5628JTM-DH18经销商,ic,电子元器件-51电子网

K5L5628JT(B)M

文档标题

多芯片封装存储器

初步

MCP内存

256M位（ 16M ×16）同步突发，多行NOR闪存/ 128M位（ 8M ×16）同步突发UtRAM

修订历史

修订历史号

0.0

最初的草案

（ 256M NOR闪存A- die_rev0.3 ）

（ 128M UtRAM M- die_rev0.1 ）

敲定

<UtRAM> ....... 1.0版

- 删除同步突发读和异步写模式

草案日期

2004年8月12日

备注

初步

1.0

2004年11月10日决赛

注：欲了解更多详细的功能以及规格，包括常见问题解答，请参考三星的网站。

http://samsungelectronics.com/semiconductors/products/products_index.html

所附的说明书准备和批准三星电子。 SAMSUNG ELECTRONICS CO 。， LTD 。保留权利

改变规格。三星电子将评估和回复您的要求和有关设备的问题。如果你有

有任何疑问，请联系三星分支机构靠近你。

修订版1.0

2004年11月

K5L5628JT(B)M

多芯片封装存储器

初步

MCP内存

256M位（ 16M ×16）同步突发，多行NOR闪存/ 128M位（ 8M ×16）同步突发UtRAM

特点

工作温度： -30 ° C 85°C

包装： 115Ball FBGA类型 - 8.0毫米X 12.0毫米

球间距为0.8mm

1.4毫米（最大）厚度

单电压， 1.7V至1.95V的读取和写入操作

组织

- 16772216 ×16位（字模式）

阅读虽然编程/擦除操作

多个银行架构

- 16银行（ 16Mb的分区）

OTP模块：额外256字节的块

读取时间（ @

=30pF)

- 异步随机存取时间：

为90ns （ 54MHz的） / 80ns的（ 66MHz的）

- 同步随机存取时间：

88.5ns （ 54MHz的） /为70ns （ 66MHz的）

- 突发访问时间：

14.5ns （ 54MHz的） / 11ns的（ 66MHz的）

突发长度：

- 连续线性爆

- 线性突发： 8字& 16字与无包装&裹

座建筑

- 八4Kword块和五百个11 32Kword

块

- 银行0包含8个4 K字块和31 32Kword

块

- 银行1 15行包含480 32Kword块

用V减少编程时间

支持单&四字加快程序

功耗（典型值，C

=30pF)

- 突发存取电流： 30毫安

- 编程/擦除电流： 15毫安

- 读虽然编程/擦除电流： 40毫安

- 待机模式/自动睡眠模式： 25uA

块保护/ unprotection的

- 使用软件命令序列

- 最后两个引导块由WP = V保护

- 所有的块都被V保护

握手功能

- 提供主机系统通过监视最小的延迟

RDY

擦除挂起/恢复

计划暂停/恢复

解锁绕道程序/擦除

硬件复位（ RESET ）

数据轮询和切换位

- 提供了检测程序的状态的软件的方法

或擦除完成

耐力

100K编程/擦除周期最短

数据保存期：10年

支持常见的闪存接口

低Vcc的写保护

<UtRAM>

工艺技术： CMOS

组织： 8M X16位

电源电压： V

2.5~2.7V, V

CCQ

1.7~2.0V

三态输出

支持MRS （模式寄存器设置）

MRS控制 - 黄引脚控制

支持节电模式 - 部分阵列刷新模式

内部TCSR

支持驱动力优化系统环境

省电。

支持异步4页读取和写入异步

手术

支持同步突发读取和同步突发

写操作

同步突发（读/写）操作

- 支持4字/ 8字/ 16字和全页（ 256字）

BURST

- 支持线性突发类型&交错突发类型

- 支持延迟：延迟3 @ 52.9MHz （ TCD为12ns ）

- 支持突发读取挂起的无时钟来回切换

- 支持突发写数据屏蔽了/ UB & / LB引脚控制

- 支持WAIT引脚功能说明数据的可用性。

马克斯。突发时钟频率： 52.9MHz

三星电子有限公司

保留更改产品规格，恕不另行通知。

修订版1.0

2004年11月

K5L5628JT(B)M

概述

初步

MCP内存

该K5L5628JT （B ） M是一个多芯片封装内存相结合的256Mbit同步突发多银行NOR闪存

和128Mbit的同步突发UtRAM 。

的256Mbit同步突发多银行NOR快闪记忆体组织为16M X 16位和128Mbit的同步突发UtRAM是

组织为8M X 16位。

中的256Mbit同步突发多银行NOR闪存存储器，所述装置的存储器体系结构被设计来划分它的存储器

阵列到519块独立的硬件保障。该模块结构提供高度灵活的擦除和编程capa-

相容性。 NOR闪存是由16银行。此装置能够读取数据从一个银行正在编程或擦除

在其他银行。

对于读取访问时间，该设备提供了一种14.5ns突发存取时间和88.5ns ，在54MHz的初始接入时间。为66MHz ，

该装置提供了一个11ns的脉冲串存取时间和70ns的初始接入时间。该装置执行以16为单位的程序操作

位（字）和以块为单位进行擦除操作。单个或多个块可以被擦除。块擦除操作的COM

pleted通常0.7秒之内。该设备需要15毫安的编程/擦除电流。

在128Mbit的同步突发UtRAM ，该设备是由三星公司采用一个晶体管先进的CMOS技术制造

存储单元。该器件支持传统的SRAM类似的异步总线操作（异步页面读取和异步

写），以及完全同步的总线操作（同步突发读取和同步突发写入）。这两种总线操作

模式是通过模式寄存器的设定来定义。该器件还支持特殊功能的待机节能。

这些都是部分阵列刷新（ PAR ）模式和内部温度补偿自刷新（ TCSR ）模式。

的输出驱动强度的优化是可能的通过模式寄存器设置调整为不同的数据载荷。

通过该驱动力最优化，该设备可以在读操作期间在数据总线上产生的噪声最小化。

该K5L5628JT （B）中，M是适合于在移动通信系统中的数据存储器的使用，以减少不仅安装面积，但也

功耗。该器件是115球FBGA类型可用。

修订版1.0

2004年11月

K5L5628JT(B)M

引脚配置

初步

MCP内存

DNU

ADVf

CLKF

VCCU

ADVU

CLKU

DNU

VPP

A11

DNU

RESET

太太

A19

A12

A15

DNU

A18

RDYf /

WAITu

A20

A13

A21

DNU

A17

A10

A14

A22

DNU

VSS

DQ1

VCCU

DQ6

A23

A16

DNU

持续进修基金

DQ9

DQ3

DQ4

DQ13

DQ15

DNU

CSU

DQ0

DQ10

VCCF

Vccqu

DQ12

DQ7

VSS

DNU

DQ8

DQ2

DQ11

DQ5

DQ14

DNU

VSS

VCCF

DNU

115 - FBGA ：俯视图（球下）

修订版1.0

2004年11月

K5L5628JT(B)M

引脚说明

球NAME

到A

到DQ

持续进修基金

CSU

RESET

CLKF

CLKU

描述

地址输入球（通用）

地址输入球（快闪记忆体）

数据输入/输出球（通用）

芯片使能（快闪记忆体）

片选（ UtRAM ）

输出使能（普通）

硬件复位（快闪记忆体）

加速编程（闪存）

写使能（普通）

写保护（快闪记忆体）

时钟（快闪记忆体）

时钟（ UtRAM ）

球NAME

RDYf / WAITu

ADVf

ADVU

太太

VCCF

VCCU

Vccqu

VSS

DNU

初步

MCP内存

描述

就绪输出（快闪记忆体） /等待（ UtRAM ）

地址输入有效（快闪记忆体）

地址输入有效（ UtRAM ）

模式寄存器设置（ UtRAM ）

低字节使能（ UtRAM ）

高字节使能（ UtRAM ）

电源供应器（闪存）

电源（ UtRAM ）

数据输出功率（ UtRAM ）

接地（公共）

无连接

不要使用

订购信息

5升56 28 T（ B ）M - 深高18

三星MCP内存

2Chip MCP

UtRAM访问时间

18.9ns

设备类型

解复用NOR闪存+解复UtRAM

闪存访问时间

14.5ns （ CF 54MHz的）

NOR闪存的密度

：的256Mbit ， X16

包

D： FBGA （无铅）

VERSION

第一代

座建筑

T =热门引导块

B =底部引导块，

UtRAM密度，（组织）

： 128Mbit的， X16 ，突发

工作电压

记者： 1.8V / 1.8V （ NOR ）， 2.6V / 1.8V （ UtRAM ）

修订版1.0

2004年11月